โซลูชันการออกแบบ 3D IC และบรรจุภัณฑ์

ขับเคลื่อน 2.5/3D IC คืออะไร

3D IC เป็นกระบวนทัศน์การออกแบบใหม่ที่ขับเคลื่อนโดยผลตอบแทนที่ลดลงของการปรับขนาดเทคโนโลยี IC ซึ่งเป็นกฎหมายของมัวร์

ทางเลือกขับเคลื่อนต้นทุนให้ผลตอบแทนโซลูชันเสาหิน

ทางเลือกอื่น ได้แก่ การแบ่งแยกของ System-on-Chip (SOC) ออกเป็นฟังก์ชันย่อยหรือส่วนประกอบขนาดเล็กที่เรียกว่า “ชิปเลต” หรือ “ฮาร์ด IP” และการใช้แม่พิมพ์หลายตัวเพื่อเอาชนะข้อ จำกัด ที่กำหนดโดยขนาดของโครงข้าง

แบนด์วิดท์สูงขึ้น/พลังงานต่ำ

ทำได้โดยการนำส่วนประกอบหน่วยความจำเข้าใกล้หน่วยประมวลผลมากขึ้น ลดระยะทางและความหน่วงในการเข้าถึงข้อมูลส่วนประกอบยังสามารถวางซ้อนกันในแนวตั้งช่วยให้ระยะทางกายภาพระหว่างกันสั้นลง

การรวมที่แตกต่างกัน

มีข้อดีหลายประการของการรวมที่แตกต่างกันรวมถึงความสามารถในการผสมผสานโหนดกระบวนการและเทคโนโลยีที่แตกต่างกันตลอดจนความสามารถในการใช้ประโยชน์จากแพลตฟอร์มประกอบ 2.5D/3D

โซลูชันการออกแบบ 3 มิติ IC

โซลูชันการออกแบบ 3D IC ของเราสนับสนุนการวางแผน/วิเคราะห์ทางสถาปัตยกรรม การวางแผน/ตรวจสอบการออกแบบทางกายภาพ การวิเคราะห์ทางไฟฟ้าและความน่าเชื่อถือ และการสนับสนุนการทดสอบ/วินิจฉัยผ่านการส่งมอบการผลิต

ห้องข่าว Siemens Innovator 3D IC ที่มีคนยืนอยู่หน้าจอแสดงโมเดล 3 มิติ

การผสานรวม 2.5/3D ที่แตกต่างกัน

ระบบเต็มรูปแบบสำหรับการวางแผนระบบที่แตกต่างกัน นำเสนอการเขียนเชิงตรรกะที่ยืดหยุ่นสำหรับการเชื่อมต่อที่ราบรื่นตั้งแต่การวางแผนไปจนถึงระบบ LVS ขั้นสุดท้ายฟังก์ชันการวางแผนพื้นรองรับการปรับขนาดการออกแบบที่แตกต่างกันที่ซับซ้อน

Innovator3D IC

ภาพส่งเสริมการขายสำหรับ Aprisa มีคนในชุดสูทและเน็คไทที่มีพื้นหลังเบลอ

การใช้งาน SoIC 3D

บรรลุเวลาวงจรการออกแบบที่เร็วขึ้นและเส้นทางสู่การเทปออกด้วยความสามารถในการออกแบบและการปิด PPA ในระหว่างการเพิ่มประสิทธิภาพตำแหน่งการเพิ่มประสิทธิภาพในลำดับชั้นช่วยให้มั่นใจได้ถึงการปิดเวลาระดับสูงสุดข้อกำหนดการออกแบบที่ได้รับการปรับให้เหมาะสมให้ PPA ที่ดีขึ้นซึ่งได้รับการรับรองสำหรับโหนดขั้นสูง TSMC

Aprisa

แผนภาพแสดงการรวมของสารตั้งต้นกับเครือข่ายบล็อกเชน

การใช้งานพื้นผิว

แพลตฟอร์มเดียวรองรับการออกแบบพื้นผิว SIP, ชิปเลต, ซิลิคอนอินเตอร์โพเซอร์, อินเตอร์โพเซอร์อินทรีย์และแก้วขั้นสูง ซึ่งช่วยลดเวลาในการออกแบบด้วยวิธีการนำกลับมาใช้ใหม่ IP ขั้นสูงการตรวจสอบการปฏิบัติตามข้อกำหนดในการออกแบบสำหรับ SI/PI และกฎกระบวนการจะช่วยลดการวิเคราะห์และการทำซ้ำการลงชื่อออก

Xpedition นักออกแบบแพคเกจ

คนหนึ่งยืนอยู่หน้าอาคารที่มีหน้าต่างขนาดใหญ่และป้ายด้านบน

การตรวจสอบการทำงาน

โซลูชันนี้ตรวจสอบ netlist ชุดประกอบแพคเกจกับ netlist อ้างอิง “สีทอง” เพื่อให้แน่ใจว่าการทำงานถูกต้องใช้เวิร์กโฟลว์อัตโนมัติพร้อมการตรวจสอบอย่างเป็นทางการตรวจสอบการเชื่อมต่อระหว่างอุปกรณ์เซมิคอนดักเตอร์ทั้งหมดในไม่กี่นาทีเพื่อให้แน่ใจว่ามีความแม่นยำและประสิทธิภาพสูง

เควสตา

แผนภาพของอินเทอร์เฟซหน่วยความจำ DDR พร้อมสัญญาณนาฬิกาและสายข้อมูล

การจำลองไฟฟ้าและการลงชื่อระบบ

ขับเคลื่อนเค้าโครงทางกายภาพด้วยการวิเคราะห์การออกแบบและเจตนาทางไฟฟ้ารวมการสกัดซิลิคอน/อินทรีย์สำหรับการจำลอง SI/PI กับแบบจำลองที่แม่นยำด้วยเทคโนโลยีเพิ่มประสิทธิภาพการทำงานและคุณภาพไฟฟ้า โดยปรับขนาดตั้งแต่การวิเคราะห์เชิงคาดการณ์จนถึงการลงชื่อขั้นสุดท้าย

ภาพประกอบ 3 มิติของแผงวงจรที่มีส่วนประกอบและสายไฟต่างๆที่เชื่อมต่อกัน

การออกแบบร่วมทางกล

รองรับวัตถุเชิงกลในแผนผังแพ็คเกจ ทำให้ส่วนประกอบใด ๆ ได้รับการพิจารณาว่าเป็นเครื่องกลเซลล์เชิงกลจะรวมอยู่ในการส่งออกการวิเคราะห์ด้วยการสนับสนุนแบบสองทิศทางสำหรับ xPD และ NX ผ่านไลบรารีโดยใช้ IDX ทำให้มั่นใจได้ว่าการรวมได้อย่างราบรื่น

ภาพแสดงชุดหนังสือที่มีปกสีน้ำเงินและโลโก้สีขาวที่ด้านหน้า

การตรวจสอบทางกายภาพ

การตรวจสอบอย่างครอบคลุมสำหรับการลงชื่อพื้นผิวที่ไม่ขึ้นกับการจัดวางด้วย Calibreช่วยลดการทำซ้ำการลงชื่อโดยแก้ไขข้อผิดพลาดผ่าน HyperLynx- การตรวจสอบการออกแบบของ DRC เพิ่มผลผลิต ความสามารถในการผลิต และลดต้นทุนและเศษเสีย

ภาพส่งเสริมการขายสำหรับ Calibre 3D Thermal ที่มีกล้องถ่ายภาพความร้อนที่มีไฟสีแดงอยู่ด้านบน

การจำลองความร้อน/เครื่องกล

โซลูชันความร้อนครอบคลุมทรานซิสเตอร์ไปจนถึงระดับระบบ และมาตราส่วนตั้งแต่การวางแผนในช่วงต้นไปจนถึงการลงชื่อระบบ เพื่อการวิเคราะห์ความร้อนในระดับการตายโดยละเอียดพร้อมเงื่อนไขแพ็คเกจและขอบเขตที่ถูกต้องลดต้นทุนโดยลดความต้องการชิปทดสอบและช่วยระบุปัญหาความน่าเชื่อถือของระบบ

แผนภาพแสดงการไหลของกระบวนการที่มีขั้นตอนต่างๆและการเชื่อมต่อระหว่างกัน

การจัดการวงจรชีวิตผลิตภัณฑ์

การจัดการ@@

ข้อมูลไลบรารีและการออกแบบที่เฉพาะเจาะจง eCADรับประกันความปลอดภัยและความสามารถในการตรวจสอบย้อนกลับของข้อมูล WIP ด้วยการเลือกส่วนประกอบ การกระจายห้องสมุด และการนำโมเดลกลับมาใช้ใหม่การผสานรวม PLM ที่ราบรื่นสำหรับการจัดการวงจรชีวิตผลิตภัณฑ์ การประสานงานการผลิต การร้องขอชิ้นส่วนใหม่ และการจัดการสินทรัพย์

ไดอะแกรมแสดงชิปมัลติไดที่มีส่วนประกอบและเส้นทางที่เชื่อมต่อกันต่างๆ

การออกแบบ 2.5D/3D สำหรับการทดสอบ

รองรับมาตรฐาน IEEE เช่น 1838, 1687 และ 1149.1ให้การเข้าถึงแบบเต็มรูปแบบสำหรับการใช้ในแพ็คเกจ การตรวจสอบการทดสอบเวเฟอร์ และขยาย 2D DFT เป็น 2.5D/3D โดยใช้ Tessent Streaming Scan Network เพื่อการรวมที่ราบรื่น

เทสเซนต์

ภาพส่งเสริมการขายของ Avery ที่มีคนถือกระดาษขาวที่มีหน้ายิ้มอยู่

การตรวจสอบ IP สำหรับ 3D IC

ลดเวลาที่ใช้ในการพัฒนาและบำรุงรักษาแบบจำลองการทำงานของบัสแบบกำหนดเอง (BFM) หรือส่วนประกอบการตรวจสอบ Avery Verification IP (VIP) ช่วยให้ทีม System และ System-on-Chip (SoC) บรรลุผลการปรับปรุงประสิทธิภาพในการตรวจสอบอย่างมาก

ประกาศข่าวประชาสัมพันธ์สำหรับการตรวจสอบความถูกต้อง Solido IP พร้อมโลโก้และข้อความ

การออกแบบและการตรวจสอบ 3 มิติ IC

แพลตฟอร์ม Solido Intelligent Custom IC ซึ่งขับเคลื่อนด้วยเทคโนโลยีที่รองรับ AI ที่เป็นกรรมสิทธิ์นำเสนอโซลูชันการตรวจสอบวงจรชั้นนำที่ออกแบบมาเพื่อตอบสนองความท้าทายของ IC 3D ตอบสนองความต้องการความสมบูรณ์ของสัญญาณ พลังงาน และความร้อนที่เข้มงวดและเร่งการพัฒนา

โซลิโด

ภาพแสดงบุคคลที่ยืนอยู่หน้าไวท์บอร์ดพร้อมแผนภาพและข้อความ

ออกแบบเพื่อความน่าเชื่อถือ

ตรวจสอบความน่าเชื่อถือในการเชื่อมต่อระหว่างกันและความยืดหยุ่น ESD ด้วยความต้านทานแบบจุดต่อจุด (P2P) ที่ครอบคลุมและการวัดความหนาแน่นของกระแส (CD) ทั่วทั้งแม่พิมพ์ อินเตอร์โพเซอร์ และแพคเกจคำนึงถึงความแตกต่างของโหนดกระบวนการและวิธีการของ ESD ด้วยการเชื่อมต่อระหว่างอุปกรณ์ป้องกันที่แข็งแกร่ง

คาลิเบอร์

โซลูชันการออกแบบ 3D IC สามารถทำอะไรให้คุณได้บ้าง

ชิปเลตได้รับการออกแบบด้วยความเข้าใจที่จะเชื่อมต่อกับชิปเล็ตอื่น ๆ ภายในแพ็คเกจความใกล้ชิดและระยะการเชื่อมต่อที่สั้นลงหมายถึงการใช้พลังงานน้อยลง แต่ยังหมายถึงการประสานตัวแปรจำนวนมากขึ้นเช่นประสิทธิภาพการใช้พลังงาน แบนด์วิดธ์ พื้นที่ ความล่าช้า และพิทช์

เพิ่มประสิทธิภาพ

การเพิ่มประสิทธิภาพร่วมสำหรับพลังงาน ประสิทธิภาพ พื้นที่ ต้นทุน และความน่าเชื่อถือในซิลิคอน แพ็คเกจ อินเตอร์โพเซอร์ และ PCB

ปรับตัว

เสริมศักยภาพวิศวกรออกแบบด้วยเทคโนโลยีที่เข้าถึงได้ซึ่งช่วยลดการพึ่งพาผู้เชี่ยวชาญ

ทำงานร่วมกัน

ความสามารถในการปรับขนาดในการจัดการและสื่อสารข้อมูลที่แตกต่างกันในทีมทั่วทั้งองค์กรและรักษาความต่อเนื่องทางดิจิทัล

ลดลง

กำจัดการทำซ้ำผ่านข้อมูลเชิงลึกเบื้องต้นเกี่ยวกับประสิทธิภาพดาวน์สตรีมและเอฟเฟกต์ของกระบวนการผ่านการตรวจสอบอย่างต่อเนื่อง

สำหรับแพลตฟอร์มบูรณาการที่หลากหลายขั้นสูง เช่น EMIB การวางแผนพื้นแบบบูรณาการและการสร้างต้นแบบห้องโดยสารพร้อมการวิเคราะห์เชิงคาดการณ์เป็นสิ่งสำคัญผ่านความร่วมมือของเรากับ ซีเมนส์ EDA เราเห็น Innovator3D IC เป็นองค์ประกอบเทคโนโลยีการออกแบบที่สำคัญสำหรับแพลตฟอร์มการรวมขั้นสูงของเรา

สุข ลี, รองประธานและผู้กำกับดูแลด้านเทคโนโลยีระบบนิเวศ, โรงหล่ออินเทล

วิสัยทัศน์ Chipletz คือการปฏิวัติฟังก์ชันการทำงานของเซมิคอนดักเตอร์ในแพ็คเกจผ่านการพัฒนาเทคโนโลยีบรรจุภัณฑ์ขั้นสูงที่เชื่อมช่องว่างระหว่างการชะลอตัวของกฎของมัวร์กับความต้องการประสิทธิภาพการคำนวณที่เพิ่มขึ้น... การออกแบบพื้นผิวอัจฉริยะของเราซึ่งตอนนี้กำลังพัฒนา มีความต้องการมากซีเมนส์ได้แสดงให้เห็นว่าพวกเขามีเทคโนโลยีที่เหมาะกับความต้องการของเรา

ไบรอัน แบล็ค, ซีอีโอ, ชิพเลทซ์

คำถามที่พบบ่อยเกี่ยวกับโซลูชัน 3D IC ของเรา

3D IC เป็นกระบวนทัศน์การออกแบบใหม่ที่ขับเคลื่อนโดยผลตอบแทนที่ลดลงของการปรับขนาดเทคโนโลยี IC ซึ่งเป็นกฎหมายของมัวร์ 3D IC ใช้ประโยชน์จากเทคโนโลยีบรรจุภัณฑ์ขั้นสูงใหม่ที่ช่วยให้สามารถรวมชิปเลตอย่างน้อยหนึ่งชิปลงในแพ็คเกจเดียวชิปเลตเป็นวงจรรวม (IC) ที่ปรับให้เหมาะสำหรับการรวมเข้ากับแพ็คเกจเดียว

การ

ออกแบบ 3 มิติ IC ต้องการการรวมเครื่องมือ ECAD/MCAD หลายโดเมนอย่างราบรื่นภายในแพลตฟอร์มการออกแบบที่บูรณาการสูง ซึ่งเรียกว่าเวิร์กโฟลว์ IC 3Dใช้ประโยชน์จากกลุ่มเครื่องมือชั้นนำของ EDA และ MCAD ที่กว้างขวางของ Siemens จึงนำเสนอชุดเวิร์กโฟลว์ที่ครอบคลุมซึ่งครอบคลุมตั้งแต่การสลายตัวในระดับระบบไปจนถึงการส่งมอบการผลิตเพื่อให้ลูกค้าสามารถออกแบบการออกแบบที่ซับซ้อนและใช้ชิปเหล่านี้ได้

เวิร์กโฟลว์ 3D IC ยังต้องการการบูรณาการอย่างเข้มงวดกับชุดการออกแบบที่ครอบคลุมเพื่อให้สามารถออกแบบ บูรณาการ และการประกอบการออกแบบ 3 มิติ IC ที่ใช้ชิปเลตเพื่อเปิดใช้งานระบบนิเวศชิปเลต ซีเมนส์ได้เป็นผู้นำในการขับเคลื่อนความคิดริเริ่ม CDX/OCP 3D IC Design Kits (3DK) ใหม่โดยร่วมมือกับผู้ขาย EDA รายอื่น ๆซีเมนส์กำลังสนับสนุนและขับเคลื่อนการนำมาตรฐานอุตสาหกรรมใหม่เหล่านี้มาใช้โดยหน่วยงานมาตรฐานอุตสาหกรรม JEDEC และมุ่งมั่นที่จะนำมาตรฐานใหม่เหล่านี้มาใช้อย่างเป็นทางการในเครื่องมือและเวิร์กโฟลว์

เทคโนโลยี 3D IC ช่วยให้สามารถใช้วิธีการตามระบบในการย่อยสลายระบบอิเล็กทรอนิกส์หรือระบบย่อยออกเป็นระบบที่ใช้ชิปในแพ็คเกจ (SiP) ซึ่งให้ประสิทธิภาพที่เพิ่มขึ้น ต้นทุนต่ำ ฟอร์มแฟคเตอร์ลดลง และรูปแบบผลิตภัณฑ์ที่มีความยืดหยุ่นและคุ้มค่ามากขึ้น

เวิร์กโฟลว์ของ Siemens 3D IC รองรับการวางแผน/วิเคราะห์ทางสถาปัตยกรรม การวางแผน/ตรวจสอบการออกแบบทางกายภาพ การวิเคราะห์ทางไฟฟ้าและความน่าเชื่อถือ และการสนับสนุนการทดสอบ/วินิจฉัยผ่านการส่งมอบการผลิต

เวิร์กโฟลว์จะผสานรวมผลการวิเคราะห์ทางไฟฟ้า/ความน่าเชื่อถือและบันทึกย้อนกลับเข้ากับเครื่องมือการวางแผนการออกแบบ/การใช้งานที่ช่วยให้นักออกแบบสามารถดำเนินการวิเคราะห์เชิงคาดการณ์ การออกแบบและการลงชื่อในระยะแรกความสามารถในการวิเคราะห์เชิงคาดการณ์ใหม่นี้ช่วยให้นักออกแบบมองประสิทธิภาพและความน่าเชื่อถือได้ตั้งแต่เนิ่นๆ เพื่ออำนวยความสะดวกในการสำรวจสถาปัตยกรรมก่อนที่จะดำเนินการทรัพยากรการออกแบบทางกายภาพที่กว้างขวางการวิเคราะห์ในงานออกแบบช่วยให้ทีมออกแบบสามารถดำเนินการตรวจสอบแบบโต้ตอบระหว่างกระบวนการออกแบบ และทำการเปลี่ยนแปลงการออกแบบตามความจำเป็นแทนที่จะรอการตรวจสอบการลงทะเบียนเพื่อดำเนินการในการออกแบบที่เสร็จสมบูรณ์การตรวจสอบการลงทะเบียนจะดำเนินการในการออกแบบขั้นสุดท้ายเพื่อให้แน่ใจว่าฟังก์ชันการทำงาน ประสิทธิภาพ และความน่าเชื่อถือ/สามารถผลิตได้ของตัวอย่างการออกแบบก่อนที่จะเปิดตัวไปสู่การผลิต

เทคโนโลยี 3D IC ให้ผู้ออกแบบระบบมีความยืดหยุ่นเกือบไม่ จำกัด ในการแบ่งการออกแบบออกเป็นชิปเล็ตที่ปรับให้เหมาะสมในโหนดเทคโนโลยี IC ที่เหมาะสมที่สุดสำหรับแต่ละฟังก์ชันเวิร์กโฟลว์การวางแผนสถาปัตยกรรมและการออกแบบอำนวยความสะดวกในการทำงานร่วมกันระหว่างทีมออกแบบ System/RTL กับทีมออกแบบแพ็คเกจ/ชิปเลตโดยใช้ประโยชน์จากการวิเคราะห์เชิงคาดการณ์เพื่อใช้สถาปัตยกรรมที่เหมาะสมอย่างมีประสิทธิภาพก่อนที่จะนำไปใช้การฝังการออกแบบที่มีราคาแพงและใช้เวลานานในการออกแบบที่อาจไม่เหมาะสมหรือทางพยาธิวิทยา

การวิเคราะห์ระหว่างการออกแบบช่วยให้ทีมออกแบบทางกายภาพและทีมวิเคราะห์ไฟฟ้า/ความน่าเชื่อถือสามารถตรวจสอบการออกแบบในระหว่างขั้นตอนการใช้งาน โดยจับข้อผิดพลาดก่อนการตรวจสอบการลงนามจะดำเนินการเมื่อเสร็จสิ้นการออกแบบทางกายภาพ จึงหลีกเลี่ยงการทำงานซ้ำและความล่าช้าของตารางเวลาที่เกี่ยวข้อง

เวิร์กโฟลว์ DFT/การทดสอบอย่างระมัดระวังล่วงหน้าและตรวจสอบแล้วช่วยให้การทดสอบเกิดขึ้นทันเวลาในระหว่างการแนะนำผลิตภัณฑ์ใหม่ (NPI) ระยะของโปรแกรมทำให้ผลิตภัณฑ์เซมิคอนดักเตอร์เข้าสู่ตลาดก่อนหน้านี้

เรียนรู้เพิ่มเติม

รับชม

การออกแบบบรรจุภัณฑ์ที่แตกต่างกันและการตรวจสอบเวิร์กโฟลว์

การใช้ชุดออกแบบชิปเลตเพื่อช่วยปูทางสำหรับการบูรณาการที่แตกต่างกัน 3 มิติ IC การออกแบบที่

หลากหลายวิธีการสำหรับ 3D IC

ฟัง

พอด

คาสต์ 3D IC Podcast

อ่าน

ทำความเข้าใจเทคโนโลยี 3D IC: เปิดเผยอนาคตของวงจรรวม ข

่าวประชาสัมพันธ์: ซีเมนส์ทำการออกแบบ 2.5D และ 3D IC โดยอัตโนมัติเพื่อทดสอบด้วยโซลูชัน Tessent Multi Die ใหม่

ปลดปล่อยประสิทธิภาพการออกแบบ 3D IC เอ >

มาคุยกันเถอะ!

ติดต่อกับคำถามหรือความคิดเห็นเราอยู่ที่นี่เพื่อช่วย!

ติดต่อเรา