การสังเคราะห์และการตรวจสอบระดับสูง

แพลตฟอร์มการสังเคราะห์ระดับสูง (HLS) และการตรวจสอบ (HLV) ของ Siemens ช่วยปรับปรุงการออกแบบ ASIC และ FPGA และขั้นตอนการตรวจสอบเมื่อเทียบกับ RTL แบบดั้งเดิม การใช้ C++ หรือ SystemC Catapult ให้ผลลัพธ์ที่มีคุณภาพชั้นนำสำหรับประสิทธิภาพ พลังงาน และพื้นที่ นอกเหนือจากโซลูชัน HLV ที่ไม่เหมือนใคร

กิจกรรมที่กำลังจะมาถึง HLS & HLV ห้องสมุดทรัพยากร HLS และ HLV

แนวโน้มและเทคโนโลยี

การออกแบบและการตรวจสอบ RTL ช้าเกินไปและแพงเกินไป

ผลผลิต RTL โดยเฉพาะอย่างยิ่งสำหรับบล็อกเพิ่มมูลค่าใหม่และซับซ้อน หยุดนิ่ง ความท้าทายในการออกแบบและการตรวจสอบในการสร้างสถาปัตยกรรมใหม่และใหม่ที่มอบข้อได้เปรียบในซิลิคอนสำหรับระบบไร้สาย, 5G, AI/ML, ยานยนต์ หรือการประมวลผลวิดีโอ/ภาพไม่ได้ทำให้ชีวิตง่ายขึ้นสำหรับทีมออกแบบ

สำรวจสถาบัน

ฮาร์ดแวร์ของคุณจะจำกัดประสิทธิภาพของระบบหรือไม่ คุณเลือกสถาปัตยกรรมหน่วยความจำพื้นฐานที่เหมาะสมหรือไม่? หรือคุณค้นพบในระหว่างการรวมระบบเท่านั้น การสังเคราะห์ระดับสูงช่วยเร่งการสำรวจอวกาศการออกแบบของคุณ

ปลดปล่อยการออกแบบของคุณ

ประสิทธิภาพและพื้นที่พลังงานที่เหมาะสม

การมอบสมดุลที่เหมาะสมที่สุดระหว่างประสิทธิภาพ พลังงาน และพื้นที่สำหรับความต้องการด้านการออกแบบของคุณเป็นเรื่องยาก ประสิทธิภาพน้อยเกินไป พลังงานมากเกินไป หรือพื้นที่มากเกินไป และคุณอาจพลาดรอบผลิตภัณฑ์ ใช้ประโยชน์จาก HLS เพื่อออกแบบให้ดีขึ้นและเร็วขึ้น

เพิ่มประสิทธิภาพ PPA ของคุณ

คุณยังคงแก้ไขข้อบกพร่อง RTL หรือไม่?

การค้นพบข้อบกพร่องในช่วงปลายใน RTL หมายถึงโอกาสที่สูญหาย ซิลิคอนที่แข่งขันน้อยลง ความล่าช้าในการปิดเทป และอาการปวดหัว ECO การออกแบบและการตรวจสอบของ Catapult HLS ให้การออกแบบ RTL ครั้งแรกที่ถูกต้องพร้อมกับต้นทุนเซิร์ฟเวอร์และเครื่องมือลดลง

ค้นหาข้อบกพร่องได้เร็วขึ้นด้วย HLS

โซลูชันการสังเคราะห์ระดับสูง Catapult

โซลูชันการสังเคราะห์ระดับสูง Catapult ให้การสนับสนุนภาษา C++ และ SystemC ความเป็นอิสระ FPGA และ ASIC การประเมินและการเพิ่มประสิทธิภาพพลังงาน ASIC รวมถึงพื้นที่ Multi-VT ที่ตระหนักถึงทางกายภาพและการเพิ่มประสิทธิภาพการทำงานล่าสุดเพื่อยกระดับการออกแบบของคุณ

การสังเคราะห์ C++/Systemc

การไหลของ HLS ที่ครอบคลุมโดยใช้ C++ หรือ SystemC เป็นอินพุตการออกแบบและกำหนดเป้าหมายการใช้งาน ASIC, eFPGA หรือ FPGA อย่างเหมาะสมที่ปรับให้เหมาะสมกับเทคโนโลยีความถี่และเป้าหมาย

โซลูชันพลังงานต่ำ

เมื่อพูดถึงการสำรวจอวกาศการออกแบบในช่วงต้น การประมาณพลังงาน และการเพิ่มประสิทธิภาพสำหรับ ASIC RTL พลังงานต่ำ Catapult สร้าง RTL ที่มีประสิทธิภาพสูงซึ่งได้รับการปรับให้เหมาะสมกับเทคโนโลยี PowerPro ของเราภายใต้ฝากระโปรง

โซลูชั่น AI

Catapult AI ช่วยเพิ่มประสิทธิภาพ HLS สำหรับการสำรวจการออกแบบอย่างเร่งด่วน การวิเคราะห์ปริมาณและการทำนายประสิทธิภาพ พลังงาน และพื้นที่

โซลูชันการตรวจสอบระดับสูง Catapult

เร่งการตรวจสอบระดับสูง (HLV) ของคุณด้วยวิธีการที่รู้จักและเชื่อถือได้โดยใช้แพลตฟอร์ม Catapult HLV ลดเวลาและค่าใช้จ่ายในการดำเนินการตรวจสอบ SoC โดยรวมของคุณได้ถึง 80% โดยใช้ประโยชน์จากการตรวจสอบการออกแบบระดับสูง ความครอบคลุมรหัส/ฟังก์ชันการทำงาน และวิธีการแบบคงที่และเป็นทางการ

ความคุ้มครองแบบแคทาปูลต์

ความครอบคลุมโค้ดที่ตระหนักถึง HLS รวมถึงการสนับสนุนสำหรับคำสั่ง สาขา เงื่อนไข การแสดงออก (FEC) และการเข้าถึงอาร์เรย์ รวมถึงความครอบคลุมการทำงานที่ได้รับแรงบันดาลใจจาก SystemVerilog พร้อมรองรับกลุ่มครอบคลุม จุดครอบคลุม ถังขยะ และครอส

ขั้นตอนเครื่องมือตรวจสอบอย่างเป็นทางการของ Catapult

เครื่องมือตรวจสอบอย่างเป็นทางการ Catapult

ค้นหาข้อผิดพลาด ความคลุมเครือ และปัญหาการออกแบบปัญหาหรือข้อผิดพลาดในการจำกัดผู้ใช้อย่างเป็นทางการ ในช่วงต้นของกระบวนการ HLS แม้จะมีความแตกต่างในเวลาและอินเทอร์เฟซ แต่ Catapult Formal ยังช่วยให้การตรวจสอบและขั้นตอนการปิดความครอบคลุม