Skip to main content
Denna sida visas med automatisk översättning. Visa på engelska istället?

Det bredaste standardstödet

Ett diagram som visar olika SerDes-protokoll och deras tillämpningar i höghastighetsdataöverföring.

HyperLynx stöder över 250 olika protokoll och varianter från Ethernet, Fiberkanal, HDMI, JEST, MYPI D-PHY, OIF-CEI, PCI-E och USB familjer.

Seriella länkar måste uppfylla kraven i tillhörande standardspecifikationsdokument. Dessa specifikationer anger krav för sändarenheten (Tx) och IC-paketet, samtrafik mellan stift och stift på systemnivå och mottagarenheten (Rx) och IC-paketet. Dessa dokument är långa (ofta hundratals sidor) och detaljerade. Att förstå bara en standard helt är en enorm uppgift - men det finns dussintals av dem, med hundratals varianter.

Siemens experter studerar var och en av dessa standarder för att skapa simuleringsinställningar som konfigurerar HyperLynx för att utföra rätt analysflöde och rapportera mätvärden som är associerade med varje standardprotokoll.

Varje analystyp specificeras via en inbyggd konfigurationsfil som automatiskt ställer in kanalhastighet, modulering, stimulanskodning, analysflöde och metrisk rapportering för både Compliance Analysis och IBIS-AMI-simulering. Dessa konfigurationsfiler kan kopieras och ändras med hjälp av en inbyggd redigerare, och nya konfigurationer kan läggas till när de är tillgängliga. HyperLynx innehåller också en uppsättning ”generiska” inställningar som är användbara för snabb vad-if-analys och prototypstöd för nya protokoll.

Integrerad 3D EM-modellering

Fullvågs 3D-elektromagnetisk modellering av BGA- och kontaktbrytningar, via övergångar och blockerande kondensatorer är avgörande för noggrann analys av seriella länkar vid hastigheter över 5 GT/s. Utan exakta 3D EM-modeller för dessa områden kan marginaler på systemnivå inte bestämmas exakt.

Den fullständiga kanalmodellen från ände till ände är konstruerad av en mängd olika element som vanligtvis inkluderar leverantörslevererade S-parameterfiler (IC-paket och kontakter), spårmodeller inklusive ytjämnhetseffekter och S-parameterfiler från 3D EM-lösare för att representera PCB-brytning, via och blockerande kondensatorstrukturer. Processen att dela upp routningen i sektioner och sedan bygga upp hela spårningsmodellen från de tillhörande modellerna kallas klipp- och stygnmodellering. Det är viktigt att modeller för de enskilda sektionerna specificeras på ett sätt som gör att de kan kaskaderas utan att införa fel. HyperLynx automatiserar denna process för att producera kompletta topologimodeller för seriella länkar. Kanalmodellen skapas utifrån kunskap om protokollet som analyseras så att den överensstämmer med protokollkraven för modellupplösning och bandbredd.

När du extraherar en topologimodell för en seriell länk använder HyperLynx först en inbäddad DRC-motor för att identifiera områden som kräver 3D-EM-modellering. Ett område som innehåller signalen och dess returväg identifieras, sedan skapas ett motsvarande 3D EM-lösningsprojekt. Denna analys utförs över alla kanaler som analyseras, och 3D-områdena jämförs så att identiska områden inte löses två gånger. De resulterande områdena löses sedan automatiskt och kompletta kanaländmodeller skapas för simulering och resultatbearbetning. HyperLynx automatiserar hela processen - designern anger signalerna av intresse och kriterier för att identifiera en aggressorsignal - och HyperLynx gör resten. Denna process ger fullständig kanalmodelleringsnoggrannhet jämförbar med modellering av hela kanalen i en 3D-lösare, till en bråkdel av beräknings- och minneskostnaden.

Snygg HyperLynx-logotyp med dynamiska linjer som representerar skalbar digital prestanda

För stora konstruktioner med hundratals kanaler och tusentals områden skalar HyperLynx 3D-lösningsprestanda genom att köra lösare parallellt över ett LAN, antingen genom att utnyttja belastningshanteringsfaciliteter som redan är installerade på kundens plats eller genom att använda sin egen interna Job Distribution-anläggning.

Överlägsen analys av överensstämmelse med standarder

Protocol Compliance Analysis undersöker sambandet mellan stift och stift på systemnivå i en design för att säkerställa att den uppfyller kraven i tillämplig protokollstandard. Den utnyttjar kraven på systemsammankoppling som publicerats som en del av själva standarden. Compliance Analysis är särskilt användbart eftersom de flesta systemdesigners använder färdiga IC:er; de skapar varken de IC-kretsar de använder eller tillhörande IC-paket. Compliance Analysis fokuserar på vad systemdesigners faktiskt skapar: systemkort. Fram till nu var det enda sättet de flesta systemdesigners var tvungna att validera sitt arbete att köra en länksimulering med hjälp av leverantörslevererade komponentmodeller (IBIS-AMI). Detta lägger till ett lager av komplikationer eftersom IBIS-AMI-modeller ofta är svåra att få och validera, och processen för att ställa in simuleringar och tolka resultat varierar ofta från modell till modell.

En grafisk framställning av ett överensstämmelsestest för höghastighets seriella dataöverföringssystem.

Seriella länkstandarder anger detaljerade krav för systemsammankoppling som kan verifieras analytiskt. Eftersom systemdesigners vanligtvis ansvarar för utformningen av PCB-sammankoppling som använder färdiga komponenter, är det vettigt att analysera och optimera utformningen av systemanslutningen av sig själv. Det är precis vad HyperLynx Compliance Analysis gör. Compliance Analysis fungerar när leverantörsmodeller (IBIS-AMI) inte är tillgängliga, så det kan alltid köras på en design. HyperLynx Compliance Analys-flödet är detsamma oavsett vilken leverantörs komponenter som används, vilket innebär att det kan läras in en gång och användas över olika konstruktioner och komponentleverantörer - istället för att ändras varje gång. HyperLynx-flödet är till och med konstant över flera protokoll, i motsats till andra standardbaserade tekniker som varierar verktygen som används och analytisk metodik från protokoll till protokoll.

HyperLynx Compliance Analysis producerar en omfattande HTML-rapport som visar hur kanalegenskaper jämförs med tids- och frekvenskrav. Kanalrörelsemarginaler med en ”spec” Tx och Rx visas, tillsammans med automatiskt bestämda optimala equalizerinställningar som används för att utföra analysen. Rapporten innehåller en mängd detaljerade data som är användbara för att avgöra hur kanaldesignen kan förbättras.

Compliance Analysis är snabbare och enklare att köra än simulering med leverantörens IBIS-AMI-modeller. Om Compliance Analysis visar att en design fungerar med specifikationsbaserade Tx- och Rx-enheter, OCH den faktiska komponentleverantörens enheter uppfyller eller överträffar standarden - då bör hela systemet förväntas fungera. IBIS-AMI-analys rekommenderas fortfarande för designsignering, men Compliance Analysis är ett idealiskt sätt att screena och felsöka design innan du investerar den tid och ansträngning som krävs för fullständig IBIS-AMI-simulering.

IBIS-AMI simulering

Simulering med leverantörslevererade (IBIS-AMI) modeller är den mest exakta formen av seriell länkanalys, eftersom den modellerar de faktiska enheterna och utjämningsfunktionerna som kommer att användas för Tx och Rx i en seriell länk. Om de faktiska IC-enheterna överskrider kraven i standarden kommer dessa beteenden att återspeglas i en ökad rörelsemarginal för länken. Eftersom IBIS-AMI-modeller återspeglar de faktiska utjämningsfunktionerna och inställningarna för de fysiska enheterna, kan simulering användas för att bestämma utjämningsinställningarna som ska implementeras på systemnivå.

Denna ökade noggrannhet kommer dock till ett pris - den ansträngning som krävs för att erhålla och validera IBIS-AMI-modeller för användning, tillsammans med den extra ansträngning som krävs för att konfigurera simuleringar och tolka simuleringsresultat. IBIS-AMI-modeller finns i tre huvudvarianter, ofta kallade Statistical (Init-only), Time-Domain (GetWave-only) och Dual (både Init och Getwave) modeller. Detta innebär att analysflöden kommer att variera mellan olika kombinationer av modeller, eftersom analysflöden drivs av modelltyperna som används i simuleringen. Att använda IBIS-AMI-modeller effektivt kräver förståelse för de olika modelltyperna och deras korrekta tillämpning; vanligtvis en uppgift för dedikerade simuleringsspecialister. Av denna anledning rekommenderas att man skjuter upp expertintensiva IBIS-AMI-simuleringar och använder Compliance Analysis först för att identifiera och lösa så många problem som möjligt. En ytterligare fördel är att kanalmodellerna konstruerade för Compliance Analysis kan återanvändas direkt för IBIS-AMI-simulering, så allt detaljerat kanalmodelleringsarbete är redan gjort!

Person i svart skjorta som står mot vit vägg med svart kant, håller ett mörkt föremål.
Översikt

SERDES kanalutjämning för seriella gränssnitt

De nyare SerDes-protokollen som PCIe Gen6, USB4 och 100G per lane Ethernet- och OIF/CEI-standarder erbjuder flera unika utmaningar för PCB-designers. Medan hastigheterna ungefär fördubblas för varje generation, förblir det dielektriska materialet som används detsamma över generationer. För att kompensera för den ökade förlusten vid högre datahastigheter används komplexa utjämningstekniker.

SERDES whitepaper Promo Serial Signal Integrity

Resources