HyperLynx Signal Integrity

Signalintegritet mäts traditionellt med hjälp av ett oscilloskop för att se vågformskarakteristik och verifiera att kraven har uppfyllts. Andra instrument som traditionellt används för att verifiera signalintegritet inkluderar vektornätverksanalysatorer (VNA) och tidsdomänreflektometrar (TDR).

Generellt sett kan signalintegritet definieras som förmågan att upprätthålla kvaliteten på elektriska signaler under överföringen i en krets. HyperLynx Signalintegritet gör det möjligt för användaren att analysera kretsar för problem relaterade till överskott, undershoot, ringning och överhörning bland andra. Förutom allmän signalintegritet kan HyperLynx SI användas för att analysera specifika gränssnitt som DDR och SerDes, som har definierade signalintegritetspass/fail-mätvärden.

HyperLynx innehåller DDRx Batch-guiden för design och verifiering av DDRx-gränssnitt. DDRx Batch-guiden är ett allomfattande, JEDEC-baserat verktyg som är utformat för att ta en användare genom hela processen att simulera ett DDRx-gränssnitt och kan stödja DDR-DDR5 och LPDDR - LPDDR5. DDRx Batch-guiden kan användas i både före och efter layout så att gränssnitt kan utformas och verifieras. HyperLynx innehåller JEDEC-baserade tidsmodeller för DRAM-komponenterna och tillhandahåller en generisk styrenhetstidsmodell. Anpassning av styrenhetens tidsmodell är tillgänglig genom användning av guiden för en styrenhetens tidsmodell. Dessutom ger HyperLynx dig generisk DDR5 IBIS-AMI-modell för styrenheten, DRAM och registrerad klockningsenhet (RCD). Dessa modeller är teknikbaserade och kan användas som en effektiv utgångspunkt när leverantörsmodeller inte är tillgängliga.

Ja, HyperLynx inkluderar guiderna SerDes Compliance och SerDes Batch, speciellt utformade för att analysera höghastighets seriella länkar. HyperLynx innehåller över 260 inbyggda protokoll som gör det möjligt för användaren att sömlöst designa och verifiera höghastighetsseriella kanaler. Guiden Compliance är utformad för att analysera seriella länkar baserat på dessa standardprotokoll utan leverantörsspecifika modeller. Guiden SerDes Batch är utformad för att analysera seriella länkar med leverantörsspecifika IBIS-AMI-modeller. Både Compliance- och SerDes Batch-guiderna erbjuder omfattande rapportering, med integrerade arbetsflöden mellan design och verifiering före och efter layout. Dessutom kan 3D-områden för via strukturer detekteras och lösas automatiskt med hjälp av den integrerade helvågiga 3D-elektromagnetiska lösaren, samtidigt som parallellisering stöds genom Job Distribution.

HyperLynx innehåller ett allmänt signal- och kraftintegritetsverktyg för design och verifiering av elektroniska system. Reflektioner och överhörning simuleras enkelt i HyperLynx interaktivt genom användning av ett virtuellt oscilloskop eller i ett batchläge där användaren kan dra nytta av att simulera flera nät eller till och med hela designen. Användare kan utforska hur element inklusive transmissionsledningar, vias, passiva komponenter, drivstyrkor, avslutningstekniker och stackup-variationer påverkar reflektioner och överhörning.

IBIS-AMI står för Input/Output Buffer Information Specification - Algorithmic Modeling Interface. AMI är en förlängning av IBIS-modelleringsformatet, och används för att simulera beteendet hos en enhet som en SerDes-sändtagarutjämningskrets. HyperLynx stöder IBIS-AMI-modeller för användning i guiden SerDes Batch och för DDR5 och LPDDR5 (LPDDR5) simuleringar.

HyperLynx kan användas för att utföra både design och verifiering av höghastighetsdesigner. Förlayoutfasen betraktas ofta som design, medan post-layout betraktas som verifiering. HyperLynx LineSIM gör det möjligt för användaren att designa gränssnitt genom att utforska avvägningar med routingtopologier, drivstyrkor och termineringsscheman bland andra. Målet är att pre-layout eller design är att utveckla regler och begränsningar för att driva PCB-layout. HyperLynx BoardSim används för att verifiera att dessa designbegränsningar har realiserats genom att verifiera krav genom ett system med interaktiv simulering och guider.

Det finns många tankeskolor när det gäller simuleringsmetoder för signal- och kraftintegritet. Siemens rekommenderar den progressiva verifieringsmetoden. Progressiv verifiering är en metod som syftar till att ta bort de enklaste problemen snabbt och effektivt genom att använda automatiserad designregelkontroll genom HyperLynx DRC. Efter att enkla problem har identifierats och åtgärdats kan användaren köra simuleringar med hjälp av teknikbaserade modeller. Dessa grundläggande modeller identifierar prestanda mot standarder och gör det möjligt för användaren att snabbt köra simuleringar för att identifiera signaler som kan kräva ytterligare analys. Det sista steget är att köra analys med hjälp av leverantörsspecifika modeller. Dessa modeller är de mest exakta, men kräver också mest skicklighet och kunskap. Genom att använda progressiv verifiering kan fler ingenjörer utföra analyser tidigt och ofta, vilket inte bara ökar effektiviteten i designprocessen utan sparar de tuffaste problemen för experterna.