Förbättra designtestbarheten, minska antalet mönster och minimera störningar i RTL2GDSII-designflöden med avancerade DFT-funktioner i Tessent RTL Pro. Redigera och skriv RTL samtidigt som du behåller utseendet och känslan av vad som lästes in för enkel jämförelse av förändringar mellan före och efter DFT-infogade mönster.
Bygg vidare på Tessents RTL-redigeringsfunktioner med RTL Pro, som gör det möjligt för designers att utnyttja ledande verktyg för att fortsätta sin shift-vänster-push, vilket gör att VersaPoint- och LBIST-OST-testpunkter kan infogas i design-RTL.
Fortsätt att använda syntes- och verifieringsverktyg från tredje part för optimering av tillagd DFT-logik under syntes, så att endast skanningsinsättning ska utföras på grindnivå. Logiken som infogas är RTL; utgångsdesignen förblir RTL.
Sätt in x-bounding och VersaPoint testpunktsteknik i designens RTL för att förbättra täckningen och minska antalet mönster.
Använd samma RTL för syntes och verifiering för att förbättra prestanda och förkorta designtiden. Genom att skriva testinfogad RTL kan syntesverktyg optimera DFT-logiken. Verifieringsverktyg fungerar snabbare när de används med RTL.
Automatisera analysen och infogningen av testpunkter, omslagsceller och x-avgränsningslogik tidigare i designflödet, på RTL-nivå. Tessent RTL Pro hanterar komplexa Verilog- och SystemVerilog-konstruktioner och upprätthåller utseendet och känslan av den ursprungliga RTL-designen. Resulterande RTL-utgång förenklar flödet av nedströmsverktyg som gör det möjligt för syntes att redogöra för testlogiken som läggs till i designen.
Tessent RTL Pro bygger på Tessents marknadsledande DFT-verktyg genom att tillhandahålla unik funktionalitet som hjälper kunderna att förkorta designtiden och påskynda tiden till marknaden. Läs mer om hur du gör i detta white paper.
Uppdragskritiska applikationer inom marknader som transport och medicintekniska produkter kräver högre total tillverkningstestkvalitet, men det innebär ofta fler testmönster, datavolym och längre testtider.
Att vara konkurrenskraftig på dagens halvledarmarknad innebär att man antar integrerade, skalbara och flexibla lösningar för att minska DFT-implementeringstid, testkostnader och time-to-market.
Implementeringen av de mest utmanande DFT-uppgifterna förenklas av den beprövade och allmänt använda automatiseringen som finns i Tessents produkter. Detta whitepaper beskriver de grundläggande komponenterna i en RTL-baserad hierarkisk DFT-metod.
