Förbättra AMS-säkerhet, testkvalitet och tid. Tessent DefectSim ersätter manuell testtäckningsbedömning i AMS-kretsar, genererar objektiva data för att vägleda förbättringar som behövs för att uppfylla kvalitets- och funktionssäkerhetsstandarder och testtäckningsmål.
Byggd på defektinjektionstekniker på transistornivå som används i TestKompress Cell-Aware ATPG för skannbara digitala kretsar, är DefectSIM lämplig för industriella kretsblock som innehåller hundratals eller tusentals transistorer.
Generera en sammanfattning som listar sannolikhetsviktad defekttäckning, konfidensintervall och en matris som listar varje defekt och om den upptäcktes av en misslyckande testgräns eller en digital utgång.
Minska den totala simuleringstiden dramatiskt jämfört med att simulera produktionstester och plattextraherade layoutnätlistor i klassiska SPICE på parallella processorer.
Vi utvärderade Tessent DefectSim på flera fordons-IC: er och drog slutsatsen att det är en högautomatiserad och flexibel lösning som styr förbättringar i test- och design-för-testtekniker och gör att vi mätbart kan förbättra defekttäckningen för analoga tester.
