Tessent DefectSim är en defektsimulator på transistornivå för analoga, blandade signaler (AMS) och icke-skannade digitala kretsar. Den mäter defekttäckning och defekttolerans och är perfekt för både högvolym och hög tillförlitlighet IC.
Förbättra AMS-säkerhet, testkvalitet och tid. Tessent DefectSim ersätter manuell testtäckningsbedömning i AMS-kretsar, genererar objektiva data för att vägleda förbättringar som behövs för att uppfylla kvalitets- och funktionssäkerhetsstandarder och testtäckningsmål.
Byggd på defektinjektionstekniker på transistornivå som används i TestKompress Cell-Aware ATPG för skannbara digitala kretsar, är DefectSIM lämplig för industriella kretsblock som innehåller hundratals eller tusentals transistorer.
Generera en sammanfattning som listar sannolikhetsviktad defekttäckning, konfidensintervall och en matris som listar varje defekt och om den upptäcktes av en misslyckande testgräns eller en digital utgång.
Minska den totala simuleringstiden dramatiskt jämfört med att simulera produktionstester och plattextraherade layoutnätlistor i klassiska SPICE på parallella processorer.
Vi utvärderade Tessent DefectSim på flera fordons-IC och drog slutsatsen att det är en högautomatiserad och flexibel lösning som styr förbättringar av test- och design-för-testtekniker och gör det möjligt för oss att mätbart förbättra defekttäckningen för analoga tester.
Fördjupa dig i rollen som analog felsimulering av fordonsfunktionssäkerhet och utforska utmaningarna, tillämpningarna, fördelarna och effekterna av analog felsimulering på chipdesign och överensstämmelse med säkerhetsstandarder.
