Skip to main content
Denna sida visas med automatisk översättning. Visa på engelska istället?
En person står framför en stor skärm som visar en färgstark abstrakt design.
Tessent Advanced DFT

Tessent BoundaryScan

Tessent BoundaryScan är en komplett lösning för automatiserad generering och integration av testinfrastruktur på chip, gränsskanning och teståtkomstport.

Varför Tessent BoundaryScan?

Tessent BoundaryScan-logik kan nås under hela IC-enhetens livslängd, inklusive tillverkningstest på alla paketnivåer, kiselfelsökning och systemverifiering för att upptäcka defekter före leverans, minska fältsupportkostnader och öka kundnöjdheten.

Komplett gränsskanning och integrering av TAP-styrenhet

Genererar och integrerar automatiskt RTL-kod för TAP-styrenheten och gränsskanningscellerna i design-RTL. Genererar skript för logisk syntes, simuleringstestbänkar och testmönster för tillverkningstest.

Stöder flera format

Tessent Boundary scan stöder IEEE 1149.1 anpassade gränsskanningsceller och kontaktlöst I/O-test och har ett alternativ för 1149.6-gränsskanningsstöd.

IEEE 1687 IJTAG interoperabilitet

Ansluter automatiskt IJTAG-nätverk och instrument till den nyligen infogade TAP-styrenheten och genererar resulterande språkfiler för instrumentanslutning. I/O-tester genereras i PDL-format (Procedural Description Language).

Fråga en expert - Man och kvinna som har ett samråd på ett kontor.

Är du redo att lära dig mer om Tessent?

Vi står redo att svara på dina frågor.

Läs mer