Tessent inbäddad gränsskanning
Den här videon visar implementeringsflödet av Tessent Boundary Scan (1149.1) på toppnivå och Tessent Embedded Boundary Scan på den fysiska blocknivån i Tessent Shell.
Tessent BoundaryScan-logik kan nås under hela IC-enhetens livslängd, inklusive tillverkningstest på alla paketnivåer, kiselfelsökning och systemverifiering för att upptäcka defekter före leverans, minska fältsupportkostnader och öka kundnöjdheten.
Genererar och integrerar automatiskt RTL-kod för TAP-styrenheten och gränsskanningscellerna i design-RTL. Genererar skript för logisk syntes, simuleringstestbänkar och testmönster för tillverkningstest.
Tessent Boundary scan stöder IEEE 1149.1 anpassade gränsskanningsceller och kontaktlöst I/O-test och har ett alternativ för 1149.6-gränsskanningsstöd.
Ansluter automatiskt IJTAG-nätverk och instrument till den nyligen infogade TAP-styrenheten och genererar resulterande språkfiler för instrumentanslutning. I/O-tester genereras i PDL-format (Procedural Description Language).
Den här videon visar implementeringsflödet av Tessent Boundary Scan (1149.1) på toppnivå och Tessent Embedded Boundary Scan på den fysiska blocknivån i Tessent Shell.

På mindre än fem minuter visar videon hur man kan använda Tessent IJTAG för att enkelt konvertera en BSDL (Boundary Scan Description Language) fil till dess ICL (Instrument Connectivity Language) filekvivalent.

Den här videon visar användningen av gränsskanning som komprimerad eller okomprimerad kedja under ATPG så att alla stift på enheten som testas (DUT) inte behöver kontaktas.

Lär dig hur du implementerar MBIST, BoundaryScan, IJTAG, Scan Insertion och TestKompress i din design för att få hög testkvalitet med flera Tessent-verktyg.