Skip to main content
Denna sida visas med automatisk översättning. Visa på engelska istället?

Varför Avery Verification IP för Control/Serial Buses?

En omfattande portfölj av minnes-VIP-lösningar för I3C och I2C som används av system-on-chip (SoC) och IP-designers för att säkerställa omfattande verifiering och protokoll- och timingöverensstämmelse. Avery Verification IP for Control/Serial Buses implementerar en komplett uppsättning modeller, protokollkontroller och efterlevnadstestsvit i 100% native SystemVerilog och UVM.

Leveranser

  • I3C/I2C/SMBus master- och slav-BFM
  • Compliance testsuite
  • Användarhandbok

Redo att prata med någon idag?

Vi står redo att svara på dina frågor.

Mejla oss

Kontakta vårt säljteam: 1-800-547-3000 eller 1-503-685-8000

Läs mer

Verifieringsakademin

Verification Academy tillhandahåller de färdigheter som krävs för att mogna en organisations funktionella verifieringsprocessfunktioner, vilket ger en metodologisk bro mellan värdeförslag på hög nivå och detaljerna på låg nivå.

Verifiering Horizons blogg

Insikt och uppdateringar om koncept, värderingar, standarder, metoder och exempel för att hjälpa till med förståelsen av vad avancerad funktionell verifieringsteknik kan göra och hur man mest effektivt tillämpar dem.

Verifieringshorisonter

Publikationen Verification Horizons ger begrepp, värden, metoder och exempel för att hjälpa till med förståelsen av vad avancerad funktionell verifieringsteknik kan göra och hur man mest effektivt tillämpar dem.