En omfattande portfölj av minnes-VIP-lösningar för I3C och I2C som används av system-on-chip (SoC) och IP-designers för att säkerställa omfattande verifiering och protokoll- och timingöverensstämmelse. Avery Verification IP for Control/Serial Buses implementerar en komplett uppsättning modeller, protokollkontroller och efterlevnadstestsvit i 100% native SystemVerilog och UVM.
Leveranser
- I3C/I2C/SMBus master- och slav-BFM
- Compliance testsuite
- Användarhandbok