Skip to main content
Denna sida visas med automatisk översättning. Visa på engelska istället?

Översikt

Denna Visualizer Debug Environment

Högpresterande, skalbar, kontextmedveten felsökning som stöder hela logikverifieringsflödet inklusive simulering, emulering, prototypning, testbänk, låg effekt och påståendeanalys. Visualizer är intuitiv och enkel att använda och förbättrar felsökningsproduktiviteten för dagens komplexa SoC och FPGA.


Kontakta vårt säljteam 1-800-547-3000

Kretskort med elektroniska komponenter och spår upplysta av blått ljus
Viktiga funktioner

Felsök komplexa, blandade verifieringsmiljöer

Denna Visualizer Debug Environment har flera funktioner som förbättrar felsökningsproduktiviteten för SystemVerilog/UVM, transaktionsnivå, RTL, gate-nivå och lågeffektdesign och verifiering. Det ger en komplett uppsättning synkroniserade vyer för analys av vågformer, källkod och anslutning.

Denna Visualizer Debug Environment

Utvalda resurser

Visualizer Debug Environment

Kommande och on-demand-evenemang

Visa alla tillgängliga Questa Visualizer och felsök videoinspelningar på Verifieringsakademin.

Redo att prata med någon idag?

Vi står redo att svara på dina frågor.

Kontakta vårt säljteam 1-800-547-3000

Läs mer

Verifieringsakademin

Verification Academy tillhandahåller de färdigheter som krävs för att mogna en organisations funktionella verifieringsprocessfunktioner, vilket ger en metodologisk bro mellan värdeförslag på hög nivå och detaljerna på låg nivå.

Verifiering Horizons blogg

Insikt och uppdateringar om koncept, värderingar, standarder, metoder och exempel för att hjälpa till med förståelsen av vad avancerad funktionell verifieringsteknik kan göra och hur man mest effektivt tillämpar dem.

Verifieringshorisonter

Publikationen Verification Horizons ger begrepp, värden, metoder och exempel för att hjälpa till med förståelsen av vad avancerad funktionell verifieringsteknik kan göra och hur man mest effektivt tillämpar dem.