SoC-designstorlekar idag kan enkelt överstiga en miljard grindar. Full chipeffektanalys är inte möjlig med befintliga lösningar som förlitar sig på traditionella metoder för effektanalys. PowerPro möjliggör effektanalys för extremt stora SoC: er genom sitt unika designpartitioneringsflöde som delar upp SoC i flera mindre block antingen automatiskt eller genom användarhjälp och sedan beräknar ström oberoende för varje partition samtidigt som alla inställningar och ingångar hanteras för att leverera kombinerade effektrapporter på chip-nivå.
Automatisk designpartitioneringI automatiskt designpartitioneringsflöde utför PowerPro en snabb avläsning av designen och föreslår sedan en partitionsstrategi för att optimera resurskrav och tid-till-ström. PowerPros resurshanterare tar automatiskt hand om hantering av partitioner, begränsningar, designkompilering, växlingsaktivitetsutbredning och effektberäkning utan behov av användaringripande, och levererar effektrapporter för hela chipet.
Assisterad designpartitioneringI assisterat designpartitioneringsflöde definierar användaren partitionerna baserat på deras nedifrån och upp-implementering. PowerPro tar användarens input och tar sedan automatiskt hand om hantering av partitioner, begränsningar, designkompilering, växlingsaktivitetsutbredning och effektberäkning utan behov av ytterligare användaringripande, och levererar effektrapporter för hela chipet.
