Skip to main content
Denna sida visas med automatisk översättning. Visa på engelska istället?
IC fysisk verifiering och optimering

EDA-plattform för IC-verifiering och DFM-optimering

Obeveklig tillväxt i verifierings- och tillverkningskrav utmanar IC-designföretag att leverera toppmoderna, konkurrenskraftiga produkter i rätt tid till snabbt rörliga marknader. För att lyckas behöver företag EDA-verktyg som kan leverera pålitliga resultat och hjälpa dem att uppfylla sina marknadsmål.

Fysisk verifiering

Inte bara har antalet konstruktionsregelkontroller ökat, utan kontrolltyper och operationer har ökat drastiskt, vilket ger upphov till behovet av mer och snabbare beräkning samtidigt som noggrannhet och precision bibehålls.

Kretsverifiering

Täta och hierarkiska layouter, ökande kretskomplexitet, och invecklade gjuterieregler innebär att körning och felsökning av LVS och parasiter för att säkerställa kretsförutsägbarhet kan vara en tidskrävande och resurskrävande ansträngning.

Verifiering av tillförlitlighet

Ökad designkomplexitet och ett ökat fokus på tillförlitlighet på alla nivåer av chipdesign, från IP till fullchip, gör noggrann och fullständig verifiering av IC-tillförlitlighetsfrågor väsentlig, men utmanande.

Design för tillverkning

DFM-optimering hjälper designers att balansera kraft, prestanda och område mot tillverkningsbarhet, men konsekvent tillämpning av flera optimeringsstrategier är ofta en svår och krävande uppgift.

Användarvänlighet

Designers måste hantera och navigera mellan flera design- och verifieringsverktyg genom hela designflödet. Manuella anrop, anpassad gränssnittskod och brist på konsekvent presentation minskar produktiviteten och enhetligheten.

Resources

Calibre Design Solutions