Skip to main content
Denna sida visas med automatisk översättning. Visa på engelska istället?

FPGA-design

Är ditt FPGA-designflöde redo för den nya klassen av mönster som riktar sig till de senaste komplexa FPGA: erna? Kämpar du med punktverktyg som inte fungerar tillsammans? Kan du nå dina QoR-mål i önskad budget? Kan dina PCB- och FPGA-team samarbeta för att uppnå de övergripande systembegränsningarna?

Siemens EDA: s kompletta FPGA designflöde

Siemens EDAs FPGA-designlösningar levererar en integrerad FPGA-designinmatning, syntes, verifiering, ekvivalenskontroll och PCB-designplattform som påskyndar FPGA-design från skapande till styrelse, uppfyller designens QoR-mål och systembegränsningskrav.

Ett flödesschema som illustrerar Siemens FPGA designflödesprocess.
Trender och teknik

Ny klass av FPGA-design och metoder

FPGA används alltmer i snabbt utvecklande marknadssegment (som 5G, ML och AI) och säkerhetskritiska/högtillförlitliga konstruktioner. Denna klass av konstruktioner kräver användning av nyare metoder som HLS eller SEE-begränsning. Dessutom innebär det utmaningar att felsöka och verifiera dessa stora mönster.

Säker och pålitlig FPGA-design

För säkerhetskritiska konstruktioner tillhandahåller Precision Hi-Rel felsäkra mekanismer (detektera, maskera, mildra) för att minska sannolikheten för att mjuka fel uppstår och sprider sig på grund av strålning, vibrationer eller andra miljöförhållanden.

Accelerera C++/SystemC Design på FPGA

Tät integration och bättre aritmetisk operatörsuppskattning mellan Catapult och Precision FPGA Synthesis-verktyget är avgörande för att uppnå optimal QoR och snabbare tid att designa stängning för C++/SystemC-konstruktioner.

Är gate-Level Simulation för långsam?

Integration mellan FormalPro och Precision FPGA Synthesis-verktyget säkerställer storleksordningar snabbare verifiering av syntetiserad gate-level netlist mot gyllene RTL-konstruktioner med komplexa DSP och RAM.