Utmaningar i digital implementering
Att hantera designkomplexitet, prestanda/effekt/områdesmål och time-to-market är avgörande utmaningar i modern SoC-design. Designregelns komplexitet och mötestiming gör designstängning mer utmanande än någonsin och kräver ett paradigmskifte i plats och rutt.
Uppnå DRC-stängning
Omfattande användning av teknik för flera mönster, EUV-litografi och celler med blandad höjd komplicerar placering och routing. Grundläggande förändringar av plats-och-rutt-tekniken krävs för att effektivt uppnå stängning av Demokratiska republiken Kongo.
Leverera konkurrenskraftiga PPA
Marknaden vill ha kretsar med lägsta strömförbrukning och högsta prestanda. Genombrottsoptimeringstekniker kan minimera strömmen samtidigt som man når timing- och områdesmål och kontrollerar utvecklingskostnaderna.
Minskar tiden till stängning
Noggrann uppskattning av timingen efter rutten är svårare än någonsin med ökningen av tråd/via motstånd. Undvik iterationer, förbättra PPA och minska tiden till stängning genom att dra detaljruttsynlighet tidigare i flödet.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Vi presenterar Aprisa: En plats-och-rutt-mjukvarulösning
Aprisas plats-och-ruttplattform är en detaljruttcentrerad lösning på utmaningarna med modern digital IC-implementering.
