Skip to main content
Denna sida visas med automatisk översättning. Visa på engelska istället?
NYCKELFUNKTIONER

Ett effektivt tillvägagångssätt för mätdriven HLV

Använd traditionella RTL-mätvärden som uttalande, gren, villkor och uttryckstäckning, kombinerat med SystemVerilog-inspirerad funktionell täckning för att uppnå HLS-medveten täckning av hög kvalitet före High-Level Synthesis.

C++/SystemC-simulering körs 100 gånger snabbare än RTL-simulering, vilket möjliggör omfattande verifiering av systembeteende på hög nivå. Catapult Coverage kompletterar simulering på hög nivå med traditionella RTL-mätvärden som uttalande, gren, villkor och uttryckskodetäckning tillsammans med SystemVerilog-inspirerad funktionell täckning.

Catapult on-demand-utbildning

Catapult High-Level Synthesis (HLS) on-demand-utbildningsbibliotek innehåller en uppsättning inlärningsvägar med moduler för att introducera ingenjörer till HLS och verifiering på hög nivå.

Syntes- och verifieringsgrupp på hög nivå

En grupp för att diskutera de finare punkterna i design och verifiering med hjälp av Siemens EDA HLS- och HLV-verktyg. Gå med i diskussionen om nya ämnen, funktioner, innehåll och tekniska experter.

HLSLIBs

En fri och öppen uppsättning bibliotek implementerade i standard C ++ för bit-exakt hårdvaru- och mjukvarudesign. Det är en öppen gemenskap för utbyte av kunskap och IP för HLS som kan användas för att påskynda både forskning och design.

HLS-design- och verifieringsblogg

Blogg som täcker nästa generations högnivåsyntes (HLS) design- och verifieringsmetoder och tekniker.

Katapultstöd

Få tillgång till detaljerad dokumentation, releaser, resurser och mer.

EDA-konsultation

Hjälper dig att uppnå maximal affärseffekt genom att hantera komplexa teknik- och företagsutmaningar med en unik blandning av utvecklings- och designerfarenhet och metodexpertis.