Plats-och-rutt Software för digital IC-design

Hur får du utmärkt resultatkvalitet på en konkurrenskraftig körtid? Utmaningarna med designimplementering vid avancerade processnoder kräver ett nytt plats-och-rutt-paradigm.

Utforska resurser för plats och rutt

Trender och teknologier

Utmaningar i digital implementering

Att hantera designkomplexitet, prestanda/effekt/områdesmål och time-to-market är avgörande utmaningar i modern SoC-design. Designregelns komplexitet och mötestiming gör designstängning mer utmanande än någonsin och kräver ett paradigmskifte i plats och rutt.

Uppnå nedläggning av DRC

Omfattande användning av teknik för flera mönster, EUV-litografi och celler med blandad höjd komplicerar placering och routing. Grundläggande förändringar av plats-och-rutt-tekniken krävs för att effektivt uppnå stängning av Demokratiska republiken Kongo.

Leverera konkurrenskraftiga PPA

Marknaden vill ha kretsar med lägsta strömförbrukning och högsta prestanda. Genombrottsoptimeringstekniker kan minimera strömmen samtidigt som man når timing- och områdesmål och kontrollerar utvecklingskostnaderna.

Minskar tiden till stängning

Noggrann uppskattning av timingen efter rutten är svårare än någonsin med ökningen av tråd/via motstånd. Undvik iterationer, förbättra PPA och minska tiden till stängning genom att dra detaljruttsynlighet tidigare i flödet.

Plats-och-rutt skakar upp digital IC-design

PowerFirst-implementeringsteknik

Minska den totala strömförbrukningen för strömkänsliga applikationer

Detaljerad ruttcentrerad syntes

Förverkliga snabb designstängning och lösa avancerade utmaningar med hög tråd/via resistivitet

Certifierad av ledande gjuterier

Certifierad av ledande gjuterier genom 4 nm och snabb ramping på 3 nm certifieringar