AI-driven teknik
all
Aprisa AI
AprisaDen inbyggda AI-drivna tekniken utökar Siemens AI-ledning för industriell kvalitet. Aprisa AI ökar produktiviteten hos designteam med Gen AI Assist och automatiserar det digitala implementeringsarbetsflödet.
RTL-till-GDS Digital implementering
Aprisa Digital implementeringslösning
Utformning vid avancerade processnoder kräver hantering av det ökande chipets komplexitet, kortare scheman och högre utvecklingskostnader. AprisaDen detaljorienterade arkitekturen hanterar dessa utmaningar med snabbare designstängning och mer förutsägbar PPA för RTL-till-GDS-flöden.
Snabba upp SoC-designen med place-and-route-teknik
Aprisa digital implementering är en RTL-till-GDS-lösning som erbjuder fullständig syntes och plats-och-route-funktionalitet för hierarkiska konstruktioner på högsta nivå och implementering på blocknivå. Det är korrelation av banduttagningskvalitet med signeringsverktyg, både för STA-timing och DRC, minskar designstängning och säkerställer optimal prestanda, effekt och yta (PPA).
Aprisa Digital implementeringslösning
Aprisa erbjuder komplett RTL-till-GDS-stöd inklusive fysiskt medveten RTL-syntes. Dess detaljruttcentrerade arkitektur med enhetlig hierarkisk datamodell och delade grundmotorer, plus inbyggd AI-teknik, ger snabbare och mer förutsägbar PPA-stängning och snabb ökning av produktiviteten.
NYCKELFUNKTIONER
RTL-till-GDS för komplexa IC-konstruktioner
Aprisa erbjuder komplett funktionalitet för hierarkisk design på högsta nivå och implementering på blocknivå för komplexa digitala mönster. Dess detaljruttcentrerade arkitektur, enhetliga hierarkiska datamodell och delade grundmotorer möjliggör snabb designstängning och optimal resultatkvalitet (QoR).
AprisaDen detaljerade ruttcentrerade arkitekturen och den enhetliga hierarkiska datamodell möjliggör effektiv och frekvent kommunikation mellan fysiskt medveten RTL-syntes, placeringsoptimering, CTS-optimering och detaljerad routing för förbättrad resultatkvalitet, minskade iterationer och snabbare designkonvergens.
In-hierarkioptimering (iHO) utför tidsstängning på toppnivå och blocknivå samtidigt, vilket eliminerar behovet av tidsbudgetering eller designplattning. Detta gör det möjligt att minimera antalet ECO-iterationer, vilket resulterar i en minskning av tidpunkten för stängning, från veckor till dagar.
ACCELERERA RTL-till-GDS DESIGNFLÖDEN
Aprisa Fördelar med programvara för digital implementering
Aprisa levererar optimal PPA direkt från förpackningen. Detta hjälper fysiska designers att minska ansträngningen vid varje steg i RTL-till-GDS-flödet och uppnå snabbare time-to-market.
all
Snabbare och mer förutsägbar PPA-stängning
Aprisa upprätthåller detaljerad routningsinformation om de kritiska näten genom hela RTL-till-GDS-flödet, vilket minskar antalet konstruktionsiterationer och uppnår snabbare konstruktionsstängning.
all
AI-teknik för att öka produktiviteten
Aprisa AI omdefinierar RTL-till-GDS digital implementering genom att sömlöst integrera AI i kärnan i flödet. Automatisk designutforskning, inbyggt gränssnitt för naturligt språk och AI Agent-funktioner för att öka produktiviteten.
all
Kvaliteten på signeringskorrelationen
AprisaKorrelationen med branschens standardsigneringsverktyg ger snabbare design-PPA genom att eliminera behovet av extra skyddsband och minska antalet ECO-iterationer, vilket resulterar i kortare tid för signering.
all
Bästa kraften för strömkänsliga konstruktioner
PowerFirst-läge i Aprisa gör det möjligt för designers att implementera för bästa kraft först och sedan konvergera med bästa prestanda. Denna teknik ger bättre effekt för kraftcentrerade konstruktioner, utan att offra prestanda.
Förnya din SoC-design
Aprisa resursbibliotek
Oavsett om fysiska designers vill implementera mycket komplexa mönster eller att tejpa ut på kortast möjliga tid, Aprisa fungerar mestadels out-of-the-box för att leverera de PPA- och designmätvärden som är viktigast, för alla givna digitala IC-designprojekt.
Låt oss prata!
Nå ut med frågor eller kommentarer. Vi är här för att hjälpa dig!