Skip to main content
Denna sida visas med automatisk översättning. Visa på engelska istället?
En 3D-illustration av ett kretskort med olika komponenter och ledningar.
Avancerat 3D IC-designflöde

3D IC-design och förpackningslösningar

En integrerad IC-förpackningslösning som täcker allt från planering och prototyper till signering för olika integrationsteknologier som FCBGA, FOWLP, 2.5/3DIC och andra. Våra 3D IC-förpackningslösningar hjälper dig att övervinna begränsningarna av monolitisk skalning.

Bilden är en logotyp med en blå bakgrund och en vit kontur av en persons huvud med en krona på toppen.

En prisbelönt lösning

Vinnare av 3D Incites Technology Enablement Award

Vad är 3D IC-design?

Halvledarindustrin har gjort stora framsteg inom ASIC-teknik under de senaste 40 åren, vilket har lett till bättre prestanda. Men när Moores lag närmar sig sina gränser blir skalningsenheter svårare. Krympande enheter tar nu längre tid, kostar mer och innebär utmaningar inom teknik, design, analys och tillverkning. Således går in i 3D IC.

Vad driver 2.5/3D IC?

3D IC är ett nytt designparadigm som drivs av den minskande avkastningen av IC-teknikskalning, AKA Moore's Law.

Kostnadseffektiva alternativ till monolitiska lösningar

Alternativ inkluderar uppdelning av ett System-on-Chip (SOC) i mindre delfunktioner eller komponenter som kallas ”chiplets” eller ”hard IP”, och användningen av flera matriser för att övervinna de begränsningar som åläggs av storleken på en reticle.

Högre bandbredd/lägre effekt

Uppnås genom att föra minneskomponenter närmare bearbetningsenheterna, vilket minskar avståndet och latensen vid åtkomst till data. Komponenter kan också staplas vertikalt, vilket möjliggör kortare fysiska avstånd mellan dem.

Heterogen integration

Det finns flera fördelar med heterogen integration, inklusive möjligheten att blanda olika process- och tekniknoder, samt möjligheten att utnyttja 2.5D/3D-monteringsplattformar.

3D IC-designlösningar

Våra 3D IC-designlösningar stöder arkitektonisk planering/analys, fysisk designplanering/verifiering, elektrisk och tillförlitlighetsanalys och test/diagnostiskt stöd genom tillverkningsöverlämning.

Ett Siemens Innovator 3D IC Newsroom med en person som står framför en skärm som visar en 3D-modell.

Heterogen 2,5/3D-integration

Ett komplett system för heterogen systemplanering som erbjuder flexibel logikredigering för sömlös anslutning från planering till slutgiltigt system LVS. Golvplaneringsfunktionalitet stöder skalning av komplexa heterogena mönster.

En reklambild för Aprisa med en person i kostym och slips med en suddig bakgrund.

3D SoIC-implementering

Uppnå snabbare designcykeltider och väg till banduttagning med designrutbarhet och PPA-stängning under placeringsoptimering. In-Hierarchy-Optimization säkerställer tidsstängning på toppnivå. Optimerade designspecifikationer ger bättre PPA, certifierad för TSMC avancerade noder.

Ett diagram som visar integrationen av ett substrat med ett blockchain-nätverk.

Substratimplementering

En enda plattform stöder avancerad SIP-, chiplet-, kiselinterposer-, organisk- och glassubstratdesign, vilket minskar designtiden med en avancerad IP-återanvändningsmetodik. Kontroll av överensstämmelse i konstruktionen för SI/PI och processregler eliminerar analys- och signoff-iterationer.

En person står framför en byggnad med ett stort fönster och en skylt ovanpå.

Funktionell verifiering

Denna lösning verifierar paketmonteringens netlist mot en ”gyllene” referensnätlista för att säkerställa funktionell korrekthet. Den använder ett automatiserat arbetsflöde med formell verifiering, kontrollerar alla sammankopplingar mellan halvledarenheter på några minuter, vilket säkerställer hög noggrannhet och effektivitet.

Ett diagram över ett DDR-minnesgränssnitt med en klocksignal och datalinjer.

Elektrisk simulering och signering

Kör fysisk layout med analys i designen och elektrisk avsikt. Kombinera kisel/organisk extraktion för SI/PI-simulering med teknikexakta modeller. Förbättra produktiviteten och elkvaliteten genom att skala från prediktiv analys till slutlig signering.

En 3D-illustration av ett kretskort med olika komponenter och ledningar anslutna.

Mekanisk samdesign

Stöd mekaniska föremål i förpackningens planlösning, så att alla komponenter kan behandlas som mekaniska. Mekaniska celler ingår i analysexporten, med dubbelriktat stöd för XPd och NX genom biblioteket med IDX, vilket säkerställer sömlös integration.

Bilden visar en bunt böcker med ett blått omslag och en vit logotyp på framsidan.

Fysisk verifiering

Omfattande verifiering för layouberoende underlagssignering med Calibre. Det minskar signeringiterationer genom att lösa fel genom HyperLynx-DRC-verifiering i design, förbättrad avkastning, tillverkningsbarhet och minskning av kostnader och skrot.

En reklambild för Calibre 3D Thermal med en värmekamera med rött ljus ovanpå.

Termisk/mekanisk simulering

Termisk lösning som täcker transistor till systemnivå och skalas från tidig planering till systemsignering, för detaljerad termisk analys på stansnivå med exakta paket- och gränsförhållanden. Minska kostnaderna genom att minimera behovet av testchips och hjälpa till att identifiera problem med systemets tillförlitlighet.

Ett diagram som visar ett processflöde med olika steg och kopplingar mellan dem.

Hantering av produktlivscykel

eCAD-specifik biblioteks- och designdatahantering. Säkerställer WIP-datasäkerhet och spårbarhet, med komponentval, biblioteksdistribution och återanvändning av modeller. Sömlös PLM-integration för produktlivscykelhantering, tillverkningskoordinering, nya delförfrågningar och tillgångshantering.

Ett diagram som visar ett multi-die-chip med olika sammankopplade komponenter och vägar.

2.5D/3D design-för-test

Hantera flera stans/chipletter genom testning på stansnivå och stacknivå, som stöder IEEE-standarder som 1838, 1687 och 1149.1. Det ger full tillgång till matrisens i paketet, validering av wafer-test och utökar 2D DFT till 2,5D/3D, med Tessent Streaming Scan Network för sömlös integration.

En reklambild för Avery med en person som håller en bunt vita papper med ett leende ansikte på.

Verifiering IP för 3D IC

Eliminera tid som spenderas på att utveckla och underhålla anpassade bussfunktionsmodeller (BFM) eller verifieringskomponenter. Avery Verification IP (VIP) gör det möjligt för System- och System-on-Chip-team (SoC) att uppnå dramatiska förbättringar av verifieringsproduktiviteten.

Ett pressmeddelande för Solido IP-validering med logotyp och text.

3D IC-design och verifiering

Solido Intelligent Custom IC-plattform, som drivs av egenutvecklad AI-aktiverad teknik, erbjuder ledande kretsverifieringslösningar utformade för att hantera 3D IC-utmaningar, uppfylla stränga krav på signal, kraft och termisk integritet och påskynda utvecklingen.

Bilden visar en person som står framför en whiteboard med diagram och text.

Design för tillförlitlighet

Säkerställ sammankopplingstillförlitlighet och ESD-motståndskraft med omfattande mätningar av punkt-till-punkt-motstånd (P2P) och strömtäthet (CD) över matrisen, interposeraren och förpackningen. Redogöra för skillnader i processnod och ESD-metodik med robust sammankoppling mellan skyddsanordningar.

Vad kan 3D IC-designlösningar göra för dig?

En chiplett är utformad med förståelsen att den kommer att anslutas till andra chipletter i ett paket. Närhet och kortare sammankopplingsavstånd innebär mindre energiförbrukning, men det innebär också att samordna ett större antal variabler som energieffektivitet, bandbredd, area, latens och tonhöjd.

Vanliga frågor om våra 3D IC-lösningar

Läs mer

Läsa

Förstå 3D IC-teknik: Avslöjar framtiden för integrerade kretsar

PRESSMEDDELANDE: Siemens automatiserar 2.5D och 3D IC-design för test med nya Tessent Multi die -lösning Släpp lös 3D IC-design

produktivitet a>

Låt oss prata!

Nå ut med frågor eller kommentarer. Vi är här för att hjälpa dig!