Taiwan Semiconductor Manufacturing Company (TSMC) var banbrytande för affärsmodellen för ren gjuteri. Genom att välja att inte designa, tillverka eller marknadsföra några halvledarprodukter under eget namn har nyckeln till TSMC: s framgång alltid varit att fokusera på sina kunders framgång. TSMC-tillverkade halvledare betjänar en global kundbas som är stor och mångsidig, med ett brett utbud av applikationer som används på en mängd olika slutmarknader, inklusive smartphones, högpresterande databehandling, Internet of Things (IoT), fordon och digital konsumentelektronik.
TSMC
TSMC EDA Alliance minskar designhinder för kundantag av TSMC-processteknik. Som EDA Alliance-partner arbetar Siemens EDA nära TSMC: s designteknikteam för att tillgodose ömsesidiga kunddesignbehov genom att aktivera nya EDA-verktygsfunktioner som överensstämmer med TSMC: s avancerade processutvecklingsplan, samt implementeringen av TSMC: s designmetodik i referensflöden. Genom detta samarbete gör TSMC och Siemens EDA det möjligt för ömsesidiga kunder att bättre uppnå sitt PPA-mål på kortare tid.
TSMC EDA Alliance
TSMC täckningstabell
Siemens EDA IC-portfölj | Fysisk verifiering | Dubbel- och flermönsterning | Mönstermatchning | LVS | Parasitisk extraktion | PERC | Effektintegritet och EM | Fyllning¹ | Custom Design | Plats och rutt | Kretssimulering |
14 Angstrom-klass (A14) | ✔ | ✔ | ✔ | ✔ | TORKA | ✔ | | ✔ | | | ✔ |
16 Angstrom-klass (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | TORKA | ✔ | | TORKA | ✔ |
3 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7 nm/6 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | TORKA | ✔ | ✔ |
16 nm/12 nm | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28 nm/22 nm | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45 nm/40 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65 nm/55 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90 nm | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0,13um/0,11 um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
> = 0,18um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔: certifierad; WIP: pågående arbete (från och med januari 2026)
[1]: Calibre SmartFill är POR (Plan of Record) under 20 nm och Dummy Fill över 20 nm.
●: Tekniska filer skulle tillhandahållas av Siemens för de processnoder som ännu inte är certifierade. Kontakta Aprisas produktteam för dina önskemål.
IC Packaging arbetsflödescertifiering
Vårt pågående samarbete med TSMC har framgångsrikt resulterat i automatiserad arbetsflödescertifiering för deras iNFO-integrationsteknik som är en del av 3DFabric plattform. För ömsesidiga kunder möjliggör denna certifiering utveckling av innovativa och mycket differentierade slutprodukter med förstklassig EDA-programvara och branschledande avancerad förpackningsintegrationsteknik.
Våra automatiserade Info_OS och Info_pop designarbetsflöden är nu certifierad av TSMC. Dessa arbetsflöden inkluderar Innovator3D IC, HyperLynx DRC, och Calibre nmDRC teknik.
Integrerad fläktout (iNFO)
Enligt definitionen av TSMC är iNFO en innovativ plattform för systemintegrering på wafernivå, med RDL med hög densitet (Re-Distribution Layer) och TIV (Through InFo Via) för högdensitetssammankoppling och prestanda för olika applikationer, såsom mobil, högpresterande databehandling, etc.. Info-plattformen erbjuder olika paketscheman i 2D och 3D som är optimerade för specifika applikationer.
Info_OS utnyttjar Info-teknik och har högre densitet 2/2µm RDL-linjebredd/utrymme för att integrera flera avancerade logikchipletter för 5G-nätverksapplikation. Det möjliggör hybridpad-stigningar på SoC med minst 40 µm I/O-stigning, minsta 130 µm C4 Cu-bumpstigning och > 2X retikelstorlek iFo på> 65 x 65 mm substrat.
Info_pop, branschens första fan-out-paket för 3D-wafer-nivå, har RDL och TIV med hög densitet för att integrera mobil AP med DRAM-paketstapling för mobilapplikation. Jämfört med FC_pop har Info_pop en tunnare profil och bättre elektriska och termiska prestanda på grund av inget organiskt substrat och C4-bult.
Chip på skiva på substrat (CowOS)
Integrerar logik och minne i 3D-inriktning, AI och HPC. Innovator3D IC skapar, optimerar och hanterar en 3D-modell av hela CowOS-enhetsenheten.
Wafer på wafer (WoW)
Innovator3D IC skapar, optimerar och hanterar en 3D digital tvillingmodell som driver detaljerad design och verifiering.
System-på-integrerade chips (SoIC)
Innovator3D IC optimerar och hanterar en digital 3D-tvillingmodell som driver design och sedan verifiering med Calibre-teknik.