Programvara för IC-design

Siemens EDA erbjuder en omfattande portfölj av IC-designprogramvara som sträcker sig från C-baserad designinmatning till fysisk IC-verifiering sign-off.

Erövra IC-designutmaningar

För att uppfylla prestanda-, kraft- och områdeskrav samtidigt som du levererar dina IC-innovationer i tid krävs ett omfattande verktygsflöde som sträcker sig från design på C-nivå hela vägen till signeringsverifiering.

Syntes och verifiering på hög nivå

Solutions för C-baserad design, samverifiering av hårdvara/programvara, IC-design och fysisk och funktionell verifiering.

Plats och rutt

Plats-och-route-plattform för hierarkisk IC-design på högsta nivå och fysisk implementering på blocknivå för komplexa digitala IC.

Effektanalys och optimering

Komplett RTL-utvecklingsplattform med låg effekt som hittar källor till bortkastad ström för att möta strömbudgetar.

Design för test

Omfattande lösningar för kiseltest och avkastningsanalys för tillverkningstest, felsökning och avkastningsramp för moderna SoC.

FPGA-design

Integrerade FPGA-designlösningar från C/RTL-design, FPGA-syntes, funktionell verifiering, logisk ekvivalenskontroll till PCB-design.

RTL design och syntes

Designers behöver en lösning som optimerar på en högre abstraktionsnivå som ger mycket mer utrymme för QoR-förbättring.

IC fysisk verifiering och optimering

Siemens EDA fysiska verifierings- och optimeringsverktyg ger pålitliga resultat som gör det möjligt för designföretag att leverera toppmoderna, konkurrenskraftiga produkter i rätt tid till snabbt rörliga marknader.

Effektintegritetsanalys

mPower effektintegritetsanalysverktyg möjliggör noggrann, skalbar och lättanvänd effektintegritetsanalys för både analoga och digitala konstruktioner, från det minsta blocket till de största fullchip-layouterna.

IC-designportfölj

Siemens EDA har en omfattande portfölj av IC-designprogramvara från C-nivå
designinträde till fysisk verifieringssignering i världsklass.

En kvinna står framför en vit vägg, ler och tittar på kameran, klädd i en vit skjorta och en svart jacka.

Designstängning

Gencellicon

Gencellicon-plattformen erbjuder en omfattande lösning med låg ljudnivå för att verifiera, generera och hantera SDC-begränsningar, vilket hjälper designers att effektivisera chiputvecklingen.

Person i svart skjorta som står mot vit vägg med svart kant, håller ett mörkt föremål.

Kretssimulering

Analog FastSpice-plattform

Världens snabbaste nanometerkretsverifieringsplattform för analoga, RF, blandade signaler och anpassade digitala kretsar.

Digital IC-implementering

Aprisa

Aprisa är en förstklassig digital implementeringslösning för komplexa hierarkiska IC-konstruktioner och blocknivå IC-konstruktioner vid de mest avancerade processnoderna.

Person som bär virtual reality-headset som interagerar med holografisk visning av arkitektonisk design

Fysiska verifieringsverktyg

Calibre Design Solutions

Calibre Design Solutions levererar en komplett IC-verifiering och DFM-optimeringsplattform som påskyndar design från skapande till tillverkning och tillgodoser alla signeringskrav.

HLS & Verifiering

Katapult

Branschledande C++/SystemC Högnivåsyntes med lågeffektuppskattning/optimering. Designkontroll, kod och funktionell täckningsverifiering plus formell gör HLS mer än bara ”C-till-RTL.”

En person håller en smartphone med en grön skärm som visar ett produktoverlägg.

S-Redigera & L-Redigera

Anpassad IC

Verktygssviten erbjuder en färdig designmiljö för fullständiga anpassade IC-konstruktioner inklusive More than Moore-teknologier - MEMS och fotonik

En person i rullstol som använder en ramp för att komma åt en byggnadsingång med trappor.

Effektintegritetsanalys

mPower

MPower-verktygssviten gör det möjligt för designteam att utföra skalbar analog och digital effektintegritetsanalys från de minsta blocken till de största kompletta chiplayouterna för att verifiera att konstruktioner uppfyller kraftrelaterade designmål och prestanda.

En person står framför en stor skärm som visar ett produktoverlägg med blå bakgrund och vit text.

Logisk syntes

Oasys-RTL

Oasys-RTL ger bättre kvalitetsresultat genom att möjliggöra fysisk noggrannhet, golvplanering och snabba optimeringiterationer för att komma till designfärdigställande i tid.

En elegant elektrisk tandborste med blå accenter står upprätt bredvid laddningsbasen mot en vit bakgrund.

Effektanalys och optimering

PowerPro

PowerPro är en komplett RTL-utvecklingsplattform med låg effekt som gör det möjligt för RTL-designers att hitta källor till bortkastad kraft och uppfylla designkraftbudgetar.

FPGA-syntes

Precision

Precision Synthesis erbjuder högkvalitativa resultat, branschunika funktioner och integration över Siemens EDAs FPGA-flöde — branschens mest omfattande FPGA-leverantörsoberoende lösning.

En närbild av ett svartvitt fotografi av en persons ansikte med en suddig bakgrund.

ML-aktiverad teknik

Solido Solutions

Erbjuder världens mest avancerade, produktionsbeprövade variationsmedvetna design- och karakteriseringslösningar som drivs av egenutvecklad maskininlärningsteknik.

En person står framför en stor skärm som visar en graf med en blå linje.

Test och kisellivscykel

Tessent Silicon Lifecycle Solutions

Tessent erbjuder design-for-test och kiselinlärning för logik-, minnes- och blandsignalenheter.