Solido Design Environment is a comprehensive simulation environment including artificial intelligence-enabled variation-aware design and verification.
It works on all types of designs, including standard cells, memories, custom analog/digital, and mixed-signal designs.
Vodeće dizajnersko okruženje u industriji koje pokreće AI, dizajnirano za najzahtevnije prilagođene izazove verifikacije IC-a. Pruža silikonski dokazan paket alata za nominalnu analizu i verifikaciju sa varijacijama i svesnim rasporedom, obezbeđujući robusne performanse kola, prinos i pouzdanost.
• Rešenje za analizu i verifikaciju nominalne, svesne varijacije i rasporeda
• Podržava simulatore trećih strana i dizajnerska okruženja za potpunu fleksibilnost
• Modeli za višestruku upotrebu: GUI ili paketni režim
„Tačnost verifikacije i vreme obrade ključni su faktori u našem toku dizajna, dok stvaramo sledeću generaciju memorijske tehnologije. Siemensov softver Solido Design Environment isporučio je analizu varijacija preciznu na grubu silu zajedno sa moćnom i jednostavnom optimizacijom dizajna, što je značajno smanjilo vreme koje nam je potrebno da pređemo od početnog dizajna do proizvodnje.
Gospodin Do Chang-Ho, SK hinik Inc
„Softver Solido Design Environment jasan je primer kako Siemens EDA sluša svoje korisnike i razvija rešenja koja korisnike osnažuju da postignu bolje rezultate. Naši dizajneri koriste softver Solido Design Environment kao svoje okruženje za simulaciju prilikom prilagođenog dizajniranja najsavremenijih CMOS senzora slike niske buke, visoke rezolucije, ultra velike brzine za širok spektar aplikacija, uključujući kinematografiju, mašinski vid, automobilsku industriju, AR/VR i još mnogo toga. Imali smo izvanredno iskustvo sa rešenjem, zbog njegovih radnih tokova dizajna koji povećavaju produktivnost, intuitivne vizuelizacije rezultata i odlične korisničke podrške.
Sam Bagvell, Silicon Force (AMETEK, Inc.)
“For STMicroelectronics’ non-volatile memory team, the ability to relate layout insight directly to electrical behavior is critical. Rather than discovering layout dependent effects late in the process, Solido Layout Analyzer brings this analysis earlier into the flow, improving design confidence and helping cut down the time we spend debugging complex design blocks by weeks. We are planning to test and validate the advantages in our on-going design activity.”
Gianbattista Lo Giudice, STMicroelectronics
Ovaj rad opisuje kako su inženjeri u GlobalFoundries-u koristili Solido Design Environment (Solido DE) kako bi pokazali da se brojevi SRAM-a bitova koji su predviđeni korišćenjem predložene nove metode usko podudaraju sa podacima o silicijumu.
