Sveobuhvatan portfelj memorijskih VIP rešenja za I3C i I2C koje koriste dizajneri sistema na čipu (SoC) i IP kako bi se osigurala sveobuhvatna verifikacija i usklađenost sa protokolom i vremenom. Avery Verification IP for Control/Serial Buses magistrale implementira kompletan set modela, provera protokola i paketa testova usklađenosti u 100% izvornom SistemVerilog i UVM.
Isporučeni proizvodi
Stojimo spremni da odgovorimo na vaša pitanja.
Stupite u kontakt sa našim prodajnim timom: 1-800-547-3000 ili 1-503-685-8000
Akademija za verifikaciju pruža veštine potrebne za sazrevanje sposobnosti funkcionalnog procesa verifikacije organizacije, pružajući metodološki most između predloga vrednosti na visokom nivou i detalja niskog nivoa.
Uvid i ažuriranja koncepata, vrednosti, standarda, metodologija i primera koji pomažu u razumevanju šta napredne tehnologije funkcionalne verifikacije mogu učiniti i kako ih najefikasnije primeniti.
Publikacija Verification Horizons pruža koncepte, vrednosti, metodologije i primere koji pomažu u razumevanju šta napredne funkcionalne tehnologije verifikacije mogu učiniti i kako ih najefikasnije primeniti.