Skupno oblikovanje FPGA/PCB

Integracija pretoka

Optimizacija I/O je tesno integrirana s procesom oblikovanja podjetja Xpedition Enterprise, ki je dostopna v kateri koli fazi projekta s pomočjo zavihka v okolju shematskega oblikovanja Xpedition. Shema, postavitev PCB in zbirke podatkov FPGA se sinhronizirajo prek asistenta za sinhronizacijo. To uporabnikom omogoča boljši nadzor nad pretokom načrtovalnih podatkov projekta. Poleg tega se lahko shematični uporabniki odločijo, kdaj bodo podatki FPGA (novi ali posodobljeni) preneseni v zasnovo PCB. Preden se na PCB začne postavitev ali usmerjanje, optimizator I/O omogoča načrtovanje tal z uporabo podatkov projekta Xpedition v oknu tlorisa za boljšo začetno dodelitev. Nato lahko rezultate izvozite v okolje postavitve Xpedition. Deli FPGA se upravljajo bodisi na ravni projekta bodisi na ravni knjižnice podjetja.

Združevanje signalov

Skupine signalov je mogoče enostavno ustvariti za upravljanje kompleksnosti signala FPGA z velikim številom pinov in pospešitev postopka dodeljevanja zatičev. Vsaka skupina lahko opredeli vmesnike določenih funkcij strojne opreme, ki jih je treba pozneje implementirati v FPGA. Te skupine se lahko obravnavajo kot ločene HDL entitete znotraj orodja. Skupine signalov lahko ustvarite ročno prek GUI ali izvlečete iz datoteke HDL (Verilog ali VHDL).

Particioniranje zatičev

Z združevanjem zatičev v I/O banke FPGA optimizator zagotavlja večjo prilagodljivost pri dodeljevanju zatičev. Prednosti particioniranja zatičev vključujejo boljše načrtovanje povezave PCB, ustvarjanje simbolov po meri in zmanjšanje pravil zamenjave zatičev znotraj skupine, kar vodi do boljšega nadzora nad optimizacijo zatičev in izboljšanega razreševanja mreže. Poleg tega je mogoče skupine signalov dodeliti particiji kot eno enoto, s čimer se odpravi potreba po razdelitvi skupin signalov med I/O banke. Uporabniški vmesnik omogoča, da je upravljanje particij pin znotraj orodja intuitivno in preprosto.

Dodelitve signalov in zatičev

Ročno dodeljevanje na stotine signalov HDL zatičem FPGA ob doslednem upoštevanju pravil prodajalcev FPGA je izziv za vse. Za preprečevanje tega optimizator I/O uporabnikom ponuja intuitiven in uporabniški vmesnik, poln uporabnih funkcij. Ti segajo od samodejne dodelitve, nadzora standardov signala, dodelitve s preprostim povlečenjem in spuščenjem, podporo za operacije na nizih predmetov in dinamičnega filtriranja. Zaradi tega je dodelitev signalnih zatičev preprosta operacija. Vsaka sprememba dodelitve zatičev se upravlja prek toka FPGA na plošči in je dosledna, saj je optimizator med tokovi FPGA in PCB ter sporoča vse spremembe na obeh straneh.

Avtomatizirano ustvarjanje delov in simbolov

Sama narava naprav FPGA zahteva drugačen pristop k procesu ustvarjanja simbolov. Logika FPGA se lahko med projektom večkrat spremeni in simboli morajo biti skladni s temi spremembami. Uporabniki imajo nabor zmogljivih funkcij, zaradi katerih je ustvarjanje simbolov enostavno, hitro in brez napak, hkrati pa omogočajo popoln nadzor nad postopkom ustvarjanja simbolov. V primerjavi z ročnim ustvarjanjem simbolov se čas skrajša z ur ali dni na minute.

Tlorisanje

Pomembna faza oblikovalskega toka PCB je postavitev in usmeritev komponent na sami postavitev plošče. Tlorisanje je mogoče opraviti pred in med postopkom postavitve PCB. Oblikovalci imajo jasno prednost, da lahko spremenijo dodelitev pinov FPGA že v zgodnjih fazah projekta.

Razkritje mrežnih linij

• Dodelitve signal-PIN lahko samodejno optimizirate ob upoštevanju pravil in omejitev, specifičnih za zatiče. To omogoča zelo učinkovito razkritje mrežnih linij, kar ima za posledico:
• Zmanjšano število plasti
• Zmanjšanje težav s celovitostjo signala
• Povečani časovni proračuni
• Zmanjšanje dolžine sledi na PCB
• Veliko hitrejši čas poti FPGA in situ na deski.

Optimizator V/I zagotavlja zamenjavo zatičev brez napak med postopkom dodeljevanja signala. Razkritje se lahko opravi na podatkih postavitve Xpedition ali veliko prej med načrtovanjem tal. Poleg tega je v celoti podprt med zatiči, zatiči, koncem sledi in cilji poti.

Večprimerčni FPGA

V večini primerov bo ista naprava FPGA imela različne logične funkcije, ki jih delite med projekti ali celo skupno rabo znotraj enega projekta. Optimizator I/O v celoti podpira te situacije in to se izvede samodejno med razvojem projekta. FPGA, ki jih predstavljajo različni funkcionalni simboli v poročilu BOM, so navedeni skupaj s kodami prodajalca.

Multi-FPGA optimizacija

Uspešno optimizacijo povezav med dvema ali več napravami FPGA je skoraj nemogoče izvesti brez te najsodobnejše tehnologije. Optimizacijski algoritem ocenjuje vse možne kombinacije povezav, da doseže optimalno medsebojno povezavo, kar zmanjša neto križanke, ki izhajajo iz začetne dodelitve, kar omogoča višje stopnje dokončanja poti. Optimizator I/O FPGA standardno vključuje optimizacijo več FPGA.