Oblikovanje in preverjanje DDRx

DDR vmesniki vsebujejo več skupin signalov, od katerih ima vsaka edinstvene zahteve glede kakovosti signala. Imajo tudi relativna časovna razmerja med signalnimi skupinami, ki jih je treba zadovoljiti. Vse signale v vseh skupinah je treba analizirati, da se zagotovi, da bo zasnova delovala, kot je bilo predvideno. Na sliki, prikazani tukaj, je več kot 64 signalov, vključno z uro, ukazom/naslovom, podatki, podatkovnim strobom in stanjem. Kakovost signala ali težava s časom pri katerem koli posameznem signalu lahko povzroči, da celoten vmesnik postane neuporaben.

Na srečo so vmesniki DDR povezani s specifikacijami JEDEC, ki dokumentirajo zahteve vmesnika - vendar le za stran DRAM vmesnika. JEDEC ne določa zahtev I/O signala ali časovnih zahtev krmilnika, zato bodo različni krmilniki imeli edinstveno vedenje, ki ga je treba upoštevati med analizo. Krmilniki lahko na primer izvajajo deskewing na vmesniku, bajtu, grizlu ali posameznem bitu - ali pa sploh ne.

Zagotavljanje delovanja vmesnika zahteva zagotovitev, da so zahteve glede kakovosti signala in časa izpolnjene za vse signale in odnose med skupinami, vključno z vedenjem, specifičnim za krmilnika. To zahteva simulacijo vseh signalov in podatkov o valovnih oblikah naknadne obdelave za pridobivanje očesnih meritev in medsebojno povezovanje časov letenja za uporabo med časovnimi izračuni. Izvedba te analize za popoln vmesnik DDR je težavna, saj je vključenih na desetine signalov. V idealnem primeru bi morala biti ta analiza popolnoma avtomatizirana zaradi zapletenosti in števila vključenih korakov analize.

Ko je določena ustrezna strategija usmerjanja, lahko omejitve zajamete grafično in samodejno vnesete v postavitev.

Analiza pred postavitvijo določa niz smernic za postavitev, ki naj bi sistemu omogočile pravilno delovanje, če je bilo raziskovanje pred postavitvijo celovito in so bila pravila postavitve v celoti upoštevana. Preverjanje po postavitvi analizira obnašanje zasnove, kot je bila dejansko postavljena, in ugotavlja primere, ko smernice niso bile pravilno upoštevane ali preprosto niso bile dovolj izčrpne.

Obe obliki analize sta pomembni. Raziskovanje pred postavitvijo pomaga optimizirati prizadevanja za postavitev in preprečiti prekomerno predelavo. Preverjanje po postavitvi pomaga zagotoviti, da je zasnova pripravljena za preverjanje prototipa in ne vsebuje težav, zaradi katerih bo v laboratoriju odpravljanje napak, posodabljanje in ponovna obdelava dolgotrajna in draga.

Raziskovanje pred postavitvijo določa pričakovanja glede tega, kako bo zasnova delovala, in kakšne bodo obratovalne marže. Preverjanje po postavitvi mora izvesti enak analitični postopek in poročati o rezultatih na enak način kot raziskovanje pred postavitvijo, tako da je mogoče oba sklopa rezultatov zlahka primerjati. V idealnem primeru bi moral biti postopek analize popolnoma avtomatiziran zaradi zapletenosti in števila korakov v procesu. Točno to počne analiza DDR HyperLynx - uporabite isti tok avtomatizirane analize, ki poroča o istih rezultatih v isti obliki - tako da je mogoče vse težave, ki so se pojavile med postavitvijo, hitro izolirati in rešiti.

DDR analiza celotnega vmesnika je zapleten postopek, specifičen za protokol in napravo. Natančen analitični postopek, meritve valovne oblike in izračun časa se razlikujejo glede na tehnologijo DRAM in krmilnik, ki se uporablja. HyperLynx razume zahteve protokola za tehnologije DDR-2,3,4,5 in LPDDR-2,3,4,5, vključno z vmesnimi (registriranimi) pomnilniki DDR5. HyperLynx uporablja kombinacijo časovnih modelov in možnosti nastavitve čarovnika za analizo, da vzpostavi zmogljivosti krmilnika in kako konfigurirati analizo. Zmogljivosti krmilnika, določene v čarovniku za analizo, vključujejo časovni razpored naslovov 1T/2T, izravnavo branja in pisanja, nastavitev dinamičnega zaključka, zmogljivosti prikazovanja DQ/DQS in še več.

Ko se hitrost prenosa podatkov povečuje, postajajo interakcije med signali in omrežjem za dostavo energije (PDN) pomembnejše in lahko porabijo pomemben del razpoložljive obratovalne marže zasnove. Modeliranje teh učinkov zahteva natančen simulacijski model za kombinirano omrežje za dostavo signala/moči. Analiza DDR HyperLynx je brezhibno integrirana s hibridnim reševalcem HyperLynx Advanced Solvers za ustvarjanje teh simulacijskih modelov. Z analizo Power-Aware lahko učinke neidealnih povratnih poti signala, delitve toka povratne poti in hkratnega preklopnega šuma selektivno vključimo ali izključimo iz analize, kar omogoča količinsko opredelitev obsega njihovega vpliva na delovne robove.

Pomnilnik DDR5 predstavlja povsem novo poglavje v modeliranju in simulaciji DDR zaradi vključitve izenačevalnega vezja v sprejemnike naprav. To zahteva novo generacijo simulacijskih modelov DDR5 (IBIS-AMI) in simulacijskih tehnik. Poleg tega DDR5 nalaga izračunavanje očesnih robov pri verjetnostih 1e-16, kar pri običajnih tehnikah simulacije DDR ni mogoče. HyperLynx v celoti podpira simulacijske modele DDR5 IBIS-AMI z najnovejšimi funkcijami in podpira več simulacijskih metod za zagotavljanje različnih kompromisov med hitrostjo in natančnostjo simulacije. HyperLynx omogoča tudi uporabo modelov IBIS-AMI z enojnimi analognimi gonilniki, ki imajo različne impedance dviga/padca in hitrosti robov - nekaj, kar ni izvorno del same specifikacije IBIS-AMI.