Tessent DefectSim je simulator napak na ravni tranzistorja za analogna, mešanega signala (AMS) in digitalna vezja brez skeniranja. Meri pokritost napak in toleranco napak ter je kot nalašč tako za visoko prostornino kot za visoko zanesljive IC.
Izboljšajte varnost, kakovost testiranja in čas AMS. Tessent DefectSim nadomešča ročno oceno pokritosti preskusov v vezjih AMS in ustvarja objektivne podatke za usmerjanje izboljšav, potrebnih za izpolnjevanje standardov kakovosti in funkcionalne varnosti ter ciljev pokritosti testov.
grajen na tehnikah vbrizgavanja napak na ravni tranzistorja, ki se uporabljajo v TestKompress Cell-Aware ATPG za skenirana digitalna vezja, je primeren za bloke industrijskih vezij, ki vsebujejo na stotine ali tisoče tranzistorjev.
Ustvarite povzetek, ki navaja pokritost napak, prilagojenih z verjetnostjo, interval zaupanja in matriko, v kateri je navedena vsaka napaka in ali je bila odkrita z neuspešno preskusno mejo ali digitalnim izhodom.
Dramatično skrajšajte skupni čas simulacije v primerjavi s simulacijo proizvodnih testov in plosko izvlečenih mrežnih seznamov postavitev v klasičnih SPICE na vzporednih procesorjih.
Ocenili smo Tessent DefectSim na več avtomobilskih sistemih in ugotovili, da gre za visoko avtomatizirano in prilagodljivo rešitev, ki usmerja izboljšave v preskusnih tehnikah in tehnik načrtovanja za testiranje ter nam omogoča merljivo izboljšanje pokritosti napak analognih testov.
Poglobite se v vlogo analogne simulacije napak funkcionalne varnosti avtomobilov in raziščite izzive, aplikacije, prednosti in vpliv analogne simulacije napak na zasnovo čipov in skladnost z varnostnimi standardi.
