Celovit portfelj pomnilniških VIP rešitev za I3C in I2C, ki ga uporabljajo oblikovalci sistema na čipu (SoC) in IP za zagotavljanje celovitega preverjanja ter skladnosti s protokolom in časom. Avery Verification IP for Control/Serial Buses izvaja celoten nabor modelov, preverjevalcev protokola in preskusne zbirke skladnosti v 100% izvornih sistemih SystemVerilog in UVM.
Izdelki
- I3C/i2C/SMBUS glavni in suženjski BFM
- Testna zbirka skladnosti
- Uporabniški priročnik