Catapult izdela kakovosten RTL za ASIC/FPGA iz C++/SystemC v polovici časa ročnega kodiranja. Design Space Exploration, nadaljnja integracija sinteze RTL ter ocena/optimizacija moči omogočajo boljše zasnove. Preverjanje zasnove, pokritost kode in formalno znižajo stroške preverjanja RTL do 80%.
C ++ ali SystemC je izbira, ki daje ekipam prilagodljivost pri odločanju, katera je najučinkovitejša metodologija za njihovo oblikovno nalogo. Ne glede na to, ali gre za vrhunsko hitrost simulacije in preverjanja zaporednega C ++ z AC podatkovnimi tipi (hlslibs.org) ali eksplicitno modeliranje sočasnosti s SystemC in MatchLib (z uporabo tipov AC), ki vas je zajel Catapult.
S Catapult Flow odpravljanje napak RTL dobesedno izgine. Model C je potrjen v svojem okolju in od tam nastane pravilen RTL po konstrukciji. To močno zmanjša napor za preverjanje.
Knjižnica usposabljanja na zahtevo Catapult High-Level Synthesis (HLS) vsebuje niz učnih poti z moduli za seznanitev inženirjev s HLS in preverjanjem na visoki ravni.
Skupina za razpravo o natančnejših točkah oblikovanja in preverjanja z uporabo orodij Siemens EDA HLS in HLV. Pridružite se razpravi o novih temah, funkcijah, vsebini in tehničnih strokovnjakih.
Brezplačen in odprt nabor knjižnic, implementiranih v standardnem C ++ za bitno natančno oblikovanje strojne in programske opreme. Gre za odprto skupnost za izmenjavo znanja in intelektualne lastnine za HLS, ki jo je mogoče uporabiti za pospešitev raziskav in oblikovanja.
Blog, ki zajema metodologije in tehnike oblikovanja in preverjanja sinteze na visoki ravni (HLS) naslednje generacije.
Dostopajte do podrobne dokumentacije, izdaj, virov in še več.
Pomagamo vam doseči največji poslovni vpliv z reševanjem zapletenih tehnoloških in podjetniških izzivov z edinstveno mešanico razvojnih in oblikovalskih izkušenj ter metodološkega strokovnega znanja.
