High-Level Verification Solutions

Siemens zagotavlja vodilne izdelke in metodologijo za oblikovanje na visoki ravni, ponuja rešitve na več točkah procesa oblikovanja. Preverjanje zasnove, pokritost kode in funkcionalnosti ter formalno preverjanje za preverjanje enakovrednosti C ++ in SystemC.

HLS & HLV prihajajoči dogodki Knjižnica virov HLS in HLV

Katapult High-Level Verification Solutions

Pospešite pretok preverjanja na visoki ravni (HLV) z znanimi in zaupanja vrednimi metodami s pomočjo platforme Catapult HLV. Zmanjšajte celoten čas in stroške preverjanja SoC za do 80% z uporabo preverjanja zasnove na visoki ravni, kode/funkcionalne pokritosti ter statičnih in formalnih metod.

Catapult Coverage

Pokrit@@

ost kode, ki se zaveda HLS, vključno s podporo za izjavo, vejo, stanje, izraz (FEC) in pokritost dostopa do matrike ter funkcionalno pokritost, ki jo navdihuje SystemVerilog, s podporo za pokrivne skupine, pokrivne točke, posode in križe.

Catapult Formal Verification Tools

Na začetku procesa HLS

formalno poiščite napake, dvoumnosti in težave pri oblikovanju težav ali napake pri omejitvah uporabnikov. Tudi z razlikami v času in vmesnikih Catapult Formal omogoča preverjanje in tok zapiranja pokritosti.

SLEC System

Preverite pravilnost RTL glede na vaše modele na visoki ravni s pomočjo SLEC. Omogoča dokaz, da sta specifikacija in izvedba enaka kljub razlikam v jeziku, času ali abstrakciji.

Preverjanje na visoki ravni

Questa HL-SystemC

Preverjanje zasnove na visoki ravni z razširitvijo Questa HL-SYC pomaga odpraviti težave pred sintezo z začetkom preverjanja prej v toku.