Inovativna simulacija SPICE, ki se zaveda konteksta, izboljša analizo elektrostatičnega praznjenja za velike zasnove
Z naraščajočo zapletenostjo, povečanjem števila tranzistorjev in krčenjem dimenzij IC se preverjanje ESD izkazuje za pomemben izziv na naprednih vozliščih. Tradicionalno preverjanje ESD z uporabo parazitske ekstrakcije, čemur sledi simulacijski program s poudarkom na integriranem vezju (SPICE), se trudi natančno modelirati dinamično vedenje vezij v velikih izvedbah in zagotoviti rezultate simulacije v praktičnih časih izvajanja na ravni velikega bloka ali celotnega čipa. Kontekstualna simulacija SPICE Calibre PERC združuje najboljše od statičnih in dinamičnih pristopov, združuje fizično postavitev komponente z njeno električno izvedbo in analizira te informacije za oceno robustnosti ESD. Ta kontekstno ozaveščen simulacijski tok SPICE omogoča oblikovalcem, da dosežejo natančno analizo ESD za največje zasnove v katerem koli procesnem vozlišču.

