Skip to main content
Ta stran je prikazana z avtomatskim prevajanjem. Namesto tega glej v angleščini?
Od blizu računalniškega čipa.
Najboljše prakse polprevodniške embalaže

Integrirano načrtovanje in izdelava prototipov na ravni sistema

Paketi z več čiplet/ASIC s heterogeno integracijo potrebujejo zgodnje načrtovanje tal za montažo, če želimo doseči cilje moči, zmogljivosti, površine in stroškov.

Načrtovanje in sooptimizacija montaže IC paketov

Integrirana rešitev za načrtovanje in izdelavo prototipov IC paketov omogoča arhitektom in oblikovalcem, da izdelajo in optimizirajo celotne sklope IC paketov glede na moč, zmogljivost, površino in stroške ter zagotovijo dobro usposobljen prototip za izvedbo.

POLPREVODNIŠKA EMBALAŽA VIDEO

Hierarhično načrtovanje naprav

Ta videoposnetek prikazuje, kako lahko hierarhično načrtovanje naprav zgradi sekak/matrico, ki se nato izvozi kot naprava in tloris, ponovljen na silicijevem substratu.

Integrirani viri načrtovanja na ravni sistema

Preberite več o integriranem načrtovanju paketov IC na ravni sistema in izdelavi prototipov iz upravljanja sistemske povezljivosti, optimizacije meddomenskih povezav in preverjanja 3D montaže.

Select...
Upravljanje povezljivosti
all

Upravljanje sistemske povezljivosti

Konstrukcija in vizualizacija sistemske logične povezljivosti večkomponentnih, večkomponentnih in večsubstratnih IC paketov.

Slika medsebojnega povezovanja med domenami
all

Optimizacija meddomenskih povezav

Visualization sistema kot tlorisa v tlorisu s povezljivostjo. Optimizacija povezljivosti, ki temelji na pravilih, se lahko izvaja s signalom, vodilom ali vmesnikom. Prelomno usmerjanje je mogoče enostavno vključiti v optimizacijo sistema.

Calibre 3DStack
all

Calibre 3DSTACK

3DSTACK, ki ga poganja Xpedition Substrat Integrator, edinstveno identificira geometrije na plast na matrico v sklopu, kar omogoča natančno preverjanje sklopa LVS in splošno preverjanje.