Knjižnica virov 3D IC

Raziščite in zagotovite hitrejše diferenciacijo izdelkov z uporabo 3D heterogene integracije vozlišč in čipletov, optimiziranih za zmogljivost, z vodilno rešitvijo 3D IC podjetja Siemens EDA.

Bele knjige

Članki

Futuristično vezje s kompleksno mrežo medsebojno povezanih komponent in poti.

Članek o polprevodniškem inženiringu: Priprava na 3D IC

Semiconductor Engineering je intervjuval strokovnjake iz industrije, da bi izvedeli več o
priprava na 3D IC in njihov vpliv na trenutna orodja in poteke dela.

Slika prikazuje modri in zeleni čip s 3D učinkom.

EDA izzivi za tehnologijo zlaganja 3D IC

Inženiring se je sedel s strokovnjaki iz industrije, da bi izvedeli več o izzivih
spremembe oblikovalskih orodij in metodologij, ki so potrebne za razvoj 3D IC
embalaža.

Raziskovalec v roki drži mikrokrmilnik in morda dela na projektu.

Hitrejše zagotavljanje 3D IC inovacij

Za hitrejše zagotavljanje inovacij 3D IC so potrebni temeljni omogočniki za uspešno heterogeno implementacijo 3D IC. Več o teh omogočitvah in pristopu sistemske kooptimizacije (STCO) preberite v tem članku SemiWiki.

Diagram poteka dela, ki prikazuje različne korake in procese v sistemu vodenja projektov.

Pet ključnih delovnih tokov za uspeh embalaže 3D IC

Pet osredotočenih področij za sprejetje poteka dela je primerno za upravljani metodološki postopek, ki zmanjšuje tveganje in stroške, hkrati pa pospešuje čas za prihod na trg. Več o petih potekih dela preberite v tem članku Semiwiki.com.

Oseba dela na računalniku z mrežnim seznamom, prikazanim na zaslonu.

3D IC - Upravljanje mrežnega seznama na sistemski ravni

Pri naprednih oblikovanjih paketov se lahko oblikovalci soočajo z izzivi pri upravljanju mrežnega seznama na sistemski ravni za sklope 3D IC. Oglejte si, kako lahko oblikovalci ustvarijo mrežni seznam na sistemski ravni za preverjanje napak v povezljivosti v tem članku Semiwiki.com.

Oseba uporablja računalnik z zaslonom, ki prikazuje graf in besedilo.

Krepitev zaupanja in prilagodljivosti v 3D-IC sistemu

Izgradite zaupanje in prilagodljivost pri načrtovanju na ravni sistema 3D IC za sistemsko povezljivost. Več o prehodu na napredne tokove povezljivosti na sistemski ravni preberite v tem članku na forumu Tech Design Forum.

Grafika z modrim ozadjem in belim besedilom, ki z krepkimi črkami piše »St. Cloud State University«.

Arhitekturno načrtovanje 3D IC

Kooptimizacija sistemske tehnologije upošteva arhitekturne in tehnološke kompromise prej in omogoča oblikovalcem, da razmislijo o več scenarijih. Več o arhitekturnem načrtovanju sprednjega dela v tem članku Semiwiki.com.

Grafika, ki prikazuje računalniški čip z besedilom »Ready, Set, Go! Prehitevanje Moorejevega zakona s 3D IC. »

Pripravljeni, nastavite, pojdite: Prehitevanje Moorejevega zakona s 3D-IC

Za doseganje celotnega potenciala 3D IC so potrebni stroškovno učinkoviti pristopi oblikovanja sprednjega dela, ki inženirjem in arhitektom omogočajo oceno možnosti oblikovanja in njihovih vplivov. Več o tem članku o polprevodniškem inženiringu.

Siemens večsubstratni 3D IC sklop z različnimi komponentami in plastmi.

Raztapljanje ovir v večsubstratnem 3D-IC

Zagotovite predvideno povezljivost matrice, silicijevega interpozerja in organskega substrata. Več o zajemanju povezljivosti na ravni sistema in preverjanju sklopa preberite v tem članku o inženiringu polprevodnikov.

Tlorisski pogled na stavbo z mrežasto postavitvijo ter različnimi prostori in hodniki.

Zajemanje povezljivosti za preverjanje montaže v 2.5

Zajemanje povezljivosti sklopa za preverjanje montaže je izziv za 2.5D in 3D zasnove. Več o zajemanju celotne slike v tem članku na forumu Tech Design Forum.

Vezje z mestno perspektivo, ki prikazuje medsebojno povezane poti in komponente.

Oblikovanje za testiranje 3D IC modelov se odraža

Katere tehnologije so skladne z novimi standardi 3D testiranja za DFT in kje lahko pomaga razvoj avtomatiziranih rešitev? Več o oblikovanju za testiranje modelov 3D IC preberite v tem članku 3D InCities.