Skip to main content
Ta stran je prikazana z avtomatskim prevajanjem. Namesto tega glej v angleščini?
3D ilustracija vezja z različnimi komponentami in žicami.
Napredni tok oblikovanja 3D IC

3D IC rešitve za oblikovanje in embalažo

Integrirana rešitev za pakiranje IC, ki zajema vse, od načrtovanja in izdelave prototipov do podpisovanja različnih integracijskih tehnologij, kot so FCBGA, FOWLP, 2.5/3DIC in druge. Naše rešitve za pakiranje 3D IC vam pomagajo premagati omejitve monolitnega skaliranja.

Slika je logotip z modrim ozadjem in belim obrisom glave osebe s krono na vrhu.

Nagrajena rešitev

Zmagovalec nagrade 3D Incites Technology Enabled

Kaj je 3D IC oblikovanje?

Industrija polprevodnikov je v zadnjih 40 letih dosegla velik napredek v tehnologiji ASIC, kar je privedlo do boljših zmogljivosti. Toda ko se Mooreov zakon približuje svojim mejam, je skaliranje naprav vse težje. Krčenje naprav zdaj traja dlje, stane več in predstavlja izzive v tehnologiji, oblikovanju, analizi in proizvodnji. Tako vstopi v 3D IC.

Kaj vozi 2.5/3D IC?

3D IC je nova paradigma oblikovanja, ki jo poganja manjši donos skaliranja tehnologije IC, AKA Mooreov zakon.

Strokovno donosne alternative monolitnim rešitvam

Možnosti vključujejo razčlenitev sistema na čipu (SOC) na manjše podfunkcije ali komponente, znane kot »čipleti« ali »trdi IP«, in uporabo več matric za premagovanje omejitev, ki jih nalaga velikost mreže.

Večja pasovna širina/manjša moč

Doseženo s približevanjem pomnilniških komponent procesorskim enotam, kar zmanjšuje razdaljo in zakasnitev pri dostopu do podatkov. Komponente je mogoče zložiti tudi navpično, kar omogoča krajše fizične razdalje med njimi.

Heterogena integracija

Heterogena integracija ima več prednosti, vključno z možnostjo mešanja različnih procesnih in tehnoloških vozlišč ter zmožnostjo izkoriščanja 2.5D/3D montažnih platform.

3D IC oblikovalske rešitve

Naše 3D IC oblikovalske rešitve podpirajo arhitekturno načrtovanje/analizo, načrtovanje/preverjanje fizičnega načrtovanja, električno analizo in analizo zanesljivosti ter preskusni/diagnostično podporo s predajo proizvodnje.

Redakcija Siemens Innovator 3D IC z osebo, ki stoji pred zaslonom in prikazuje 3D model.

Heterogena 2.5/3D integracija

Popoln sistem za heterogeno sistemsko načrtovanje, ki ponuja prilagodljivo logično ustvarjanje za brezhibno povezljivost od načrtovanja do končnega sistema LVS. Funkcionalnost talnega načrtovanja podpira skaliranje kompleksnih heterogenih modelov.

Promocijska slika za Aprisa z osebo v obleki in kravati z zamegljenim ozadjem.

3D izvedba SoIC

Med optimizacijo namesti@@

tve dosežite hitrejše čase oblikovalskega cikla in pot do trajanja z usmerjevalnostjo načrtovanja in zapiranjem PPA. Optimizacija v hierarhiji zagotavlja najvišjo raven časovnega zaprtja. Optimizirane specifikacije oblikovanja zagotavljajo boljši PPA, certificiran za napredna vozlišča TSMC.

Diagram, ki prikazuje integracijo substrata z omrežjem veriženja blokov.

Izvedba podlage

Ena platforma podpira napredno zasnovo SIP, čipleta, silicijevih vmesnikov, organskih in steklenih podlag, kar skrajša čas oblikovanja z napredno metodologijo ponovne uporabe IP. Konstrukcijsko preverjanje skladnosti SI/PI in procesnih pravil odpravlja ponovitve analize in odpisovanja.

Oseba stoji pred stavbo z velikim oknom in znakom na vrhu.

Funkcionalno preverjanje

Ta rešitev preverja mrežni seznam sklopov paketov glede na »zlato« referenčno mrežno listo, da se zagotovi funkcionalna pravilnost. Uporablja avtomatiziran potek dela s formalnim preverjanjem, ki v nekaj minutah preveri vse medsebojne povezave med polprevodniškimi napravami, kar zagotavlja visoko natančnost in učinkovitost.

Diagram pomnilniškega vmesnika DDR z urnim signalom in podatkovnimi linijami.

Električna simulacija in odpis

Poskrbite za fizično postavitev z vgrajeno analizo in električnim namenom. Združite silicijev/organsko ekstrakcijo za simulacijo SI/PI s tehnološko natančnimi modeli. Izboljšajte produktivnost in kakovost električne energije s skaliranjem od napovedne analize do končnega odpisa.

3D ilustracija vezja z različnimi komponentami in povezanimi žicami.

Mehansko sooblikovanje

Podpirajte mehanske predmete v tlorisu paketa, kar omogoča, da se katera koli komponenta obravnava kot mehanska. Mehanske celice so vključene v izvoz analize z dvosmerno podporo za xPD in NX prek knjižnice z uporabo IDX, kar zagotavlja nemoteno integracijo.

Slika prikazuje kup knjig z modro platnico in belim logotipom na sprednji strani.

Fizično preverjanje

Celovito preverjanje za odpis podlage, neodvisne od postavitve, s Calibre. Zmanjšuje ponovitve odpisa z odpravljanjem napak HyperLynx-Konstrukcijsko preverjanje DRC, povečanje donosa, proizvodnosti ter zmanjšanje stroškov in odpadkov.

Promocijska slika za Calibre 3D Thermal s termoslikovno kamero z rdečo lučjo na vrhu.

Toplotna/mehanska simulacija

Toplotna rešitev, ki pokriva tranzistorsko do sistemsko raven in lestvice od zgodnjega načrtovanja do odpisa sistema, za podrobno toplotno analizo na ravni izklopa z natančnimi pogoji paketa in mejnih pogojev. Zmanjšajte stroške tako, da zmanjšate potrebo po testnih čipih in pomagate prepoznati težave z zanesljivostjo sistema.

Diagram, ki prikazuje tok procesa z različnimi koraki in povezavami med njimi.

Upravljanje življenjskega cikla izdelka

Upravljanje

knjižnic in oblikovalskih podatkov, specifičnih za ECAD. Zagotavlja varnost in sledljivost podatkov WIP z izbiro komponent, distribucijo knjižnic in ponovno uporabo modela. Brezhibna integracija PLM za upravljanje življenjskega cikla izdelkov, usklajevanje proizvodnje, zahteve za nove dele in upravljanje sredstev.

Diagram, ki prikazuje večkratni čip z različnimi medsebojno povezanimi komponentami in potmi.

2.5D/3D zasnova za preizkus

Upravljajte z več matricijami/čipleti s testiranjem na ravni in na ravni zlaganja, kar podpira standarde IEEE, kot so 1838, 1687 in 1149.1. Omogoča popoln dostop do matrike v paketu, validacije testov rezin in razširja 2D DFT na 2.5D/3D, z uporabo omrežja Tessent Streaming Scan Network za brezhibno integracijo.

Promocijska slika za Avery z osebo, ki drži kup belih papirjev z nasmehnim obrazom.

Preverjanje IP za 3D IC

Odpravite čas, porabljen za razvoj in vzdrževanje funkcionalnih modelov vodila po meri (BFM) ali komponent za preverjanje. Avery Verification IP (VIP) omogoča skupinam System in System-on-Chip (SoC), da dosežejo dramatične izboljšave produktivnosti preverjanja.

Obvestilo za javnost za potrditev Solido IP z logotipom in besedilom.

3D oblikovanje in preverjanje IC

Inteligentna platforma IC po meri Solido, ki jo poganja lastniška tehnologija, ki podpira AI, ponuja vrhunske rešitve za preverjanje vezja, zasnovane za reševanje izzivov 3D IC, izpolnjevanje strogih zahtev glede signalne, moči in toplotne celovitosti ter pospešitev razvoja.

Slika prikazuje osebo, ki stoji pred tablo z diagramom in besedilom.

Zasnova za zanesljivost

Zagotovite zanesljivost medsebojnih povezav in odpornost ESD z obsežnimi meritvami upora od točke do točke (P2P) in gostote toka (CD) v matrici, vmesniku in embalaži. Upoštevajte razlike v metodologiji procesnega vozlišča in ESD z močno povezavo med zaščitnimi napravami.

Kaj lahko 3D IC oblikovalske rešitve storijo za vas?

Čip je zasnovan z razumevanjem, da bo povezan z drugimi čipleti znotraj paketa. Bližina in krajša medsebojna razdalja pomenita manjšo porabo energije, pomeni pa tudi usklajevanje večjega števila spremenljivk, kot so energetska učinkovitost, pasovna širina, območje, zakasnitev in višina tona.

Pogosta vprašanja o naših 3D IC rešitvah

Izvedite več

Pogovorimo se!

Obrnite se z vprašanji ali komentarji. Tukaj smo, da pomagamo!