Tajvansko podjetje za proizvodnjo polprevodnikov (TSMC) je bilo pionir poslovnega modela livarske čiste igre. Ker se je odločil, da ne bo oblikoval, izdeloval ali tržil nobenih polprevodniških izdelkov pod svojim imenom, je bil ključ do uspeha TSMC vedno osredotočanje na uspeh svojih strank. Polprevodniki, izdelani v TSMC, služijo globalni bazi strank, ki je velika in raznolika, s široko paleto aplikacij, ki se uporabljajo na različnih končnih trgih, vključno s pametnimi telefoni, visoko zmogljivim računalništvom, internetom stvari (IoT), avtomobilsko industrijo in digitalno potrošniško elektroniko.
TSMC
Alliance TSMC EDA zmanjšuje oblikovne ovire za sprejetje procesnih tehnologij TSMC s strankami. Kot partner EDA Alliance Siemens EDA tesno sodeluje z ekipami za oblikovalsko tehnologijo TSMC pri reševanju medsebojnih potreb po oblikovanju strank z omogočanjem novih funkcij orodja EDA, ki so usklajene s časovnim načrtom razvoja naprednih procesov TSMC, pa tudi z izvajanjem metodologije oblikovanja TSMC v referenčnih tokih. S tem sodelovanjem TSMC in Siemens EDA omogočata skupnim strankam, da v krajšem časovnem obdobju bolje dosežejo svoj cilj PPA.
Alliance TSMC EDA
Tabela pokritosti TSMC
Siemens EDA IC portfelj | Fizično preverjanje | Dvojna/večvzorčna | Ujemanje vzorcev | LVS | Parazitska ekstrakcija | PERCE | Integriteta moči in EM | Napolnite¹ | Custom Design | Kraj in pot | Simulacija vezja |
14 Angstrom razred (A14) | ✔ | ✔ | ✔ | ✔ | BRISANJE | ✔ | | ✔ | | | ✔ |
16 Angstrom razred (A16) | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | | | ✔ |
2nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | BRISANJE | ✔ | | BRISANJE | ✔ |
3nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
4nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
5nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | | ✔ | ✔ |
7 nm/6 nm | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | ✔ | BRISANJE | ✔ | ✔ |
16 nm/12 nm | ✔ | ✔ | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
28 nm/22 nm | ✔ | | | ✔ | ✔ | ✔ | | ✔ | ✔ | ✔ | ✔ |
45 nm/40 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ✔ | ✔ |
65 nm/55 nm | ✔ | | | ✔ | ✔ | | | ✔ | ✔ | ● | ✔ |
90nm | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
0,13um/ 0,11um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
> = 0,18um | ✔ | | | ✔ | ✔ | | | | ✔ | ● | ✔ |
✔: certificirano; WIP: delo v teku (od januarja 2026)
[1]: Calibre SmartFill je POR (načrt zapisa) pod 20 nm in Dummy Fill nad 20 nm.
●: Tehnične datoteke bi zagotovil Siemens za tista procesna vozlišča, ki še niso certificirana. Za vaše zahteve se obrnite na ekipo izdelkov Aprisa.
Certifikacija poteka dela IC embalaže
Naše nenehno sodelovanje s TSMC je uspešno privedlo do avtomatiziranega certificiranja poteka dela za njihovo tehnologijo integracije InFO, ki je del programa 3Dtkanina platforma. Za medsebojne stranke ta certifikat omogoča razvoj inovativnih in visoko diferenciranih končnih izdelkov z uporabo najboljše programske opreme EDA v svojem razredu in vodilnih naprednih tehnologij za integracijo embalaže v industriji.
Naši avtomatizirani procesi oblikovanja Info_OS in Info_pop so zdaj certificirano s strani TSMC. Ti poteki dela vključujejo Innovator3D IC, HyperLynx DRC, in Calibre nmDRC tehnologije.
Integrirani ventilator (InFO)
Kot opredeljuje TSMC, je InFO inovativna tehnološka platforma za integracijo sistema na ravni rezin, ki vključuje RDL visoke gostote (Re-Distribution Layer) in TIV (Through InFO Via) za medsebojno povezovanje visoke gostote in zmogljivost za različne aplikacije, kot so mobilno, visoko zmogljivo računalništvo itd. Platforma InFO ponuja različne sheme paketov v 2D in 3D, ki so optimizirane za določene aplikacije.
Info_OS uporablja tehnologijo InFO in ima višjo gostoto 2/2µm širino/prostor linije RDL za integracijo več naprednih logičnih čipletov za omrežno aplikacijo 5G. Omogoča hibridne nagibe blazinice na SoC z najmanj 40µm I/O nagibom, najmanjšim nagibom udarca C4 Cu 130 µm in > 2X velikostjo mrežice InFO na > 65 x 65 mm podlagah.
Info_pop, prvi paket ventilatorjev na ravni 3D rezin v industriji, ima RDL in TIV visoke gostote za integracijo mobilnega AP z zlaganjem paketov DRAM za mobilne aplikacije. V primerjavi s FC_POP ima Info_pop tanjši profil in boljše električne in toplotne zmogljivosti zaradi brez organskega substrata in izbokline C4.
Čip na rezini na podlago (CoWoS)
Vključuje logiko in pomnilnik v 3D ciljanje, AI in HPC. Innovator3D IC ustvarja, optimizira in upravlja 3D model celotnega sklopa naprav CowOS.
Rezina na rezini (WoW)
Innovator3D IC ustvarja, optimizira in upravlja 3D digitalni dvojni model, ki spodbuja podrobno oblikovanje in preverjanje.
Sistem na integriranih čipih (SoiC)
Innovator3D IC optimizira in upravlja 3D digitalni dvojni model, ki poganja oblikovanje in nato preverjanje s tehnologijami Calibre.