Spoludizajn FPGA/PCB

Integrácia toku

Optimalizácia I/O je úzko integrovaná s procesom návrhu spoločnosti Xpedition Enterprise, ktorý je prístupný v ktorejkoľvek fáze projektu pomocou karty v prostredí schematického návrhu Xpedition. Schéma, rozloženie PCB a databázy FPGA sú synchronizované prostredníctvom asistenta synchronizácie. To umožňuje používateľom lepšie kontrolovať tok návrhových údajov projektu. Okrem toho sa schematickí používatelia môžu rozhodnúť, kedy sa majú údaje FPGA (nové alebo aktualizované) preniesť do dizajnu PCB. Pred spustením umiestnenia alebo smerovania na doske plošných spojov umožňuje optimalizátor I/O plánovanie podlahy pomocou údajov projektu Xpedition v okne pôdorysu pre lepšie počiatočné priradenie. Výsledky sa potom môžu exportovať do prostredia rozloženia Xpedition. Časti FPGA sú spravované buď na úrovni projektu alebo podnikovej knižnice.

Zoskupovanie signálov

Skupiny signálov je možné ľahko vytvoriť na riadenie zložitosti signálu FPGA s vysokým počtom pinov a urýchlenie procesu priradenia pinov. Každá skupina môže definovať rozhrania konkrétnych hardvérových funkcií, ktoré sa majú implementovať neskôr vo FPGA. Tieto skupiny možno v rámci nástroja považovať za samostatné HDL entity. Skupiny signálov je možné vytvárať manuálne prostredníctvom GUI alebo extrahovať zo súboru HDL (Verilog alebo VHDL).

Rozdeľovanie pinov

Zoskupením pinov naprieč I/O bankami FPGA poskytuje optimalizátor väčšiu flexibilitu pri priradení pinov. Medzi výhody rozdelenia pinov patrí lepšie plánovanie pripojenia PCB, prispôsobené generovanie symbolov a minimalizácia pravidiel výmeny pinov v rámci skupiny, čo vedie k lepšej kontrole optimalizácie pinov a zlepšenému odhaľovaniu siete. Okrem toho môžu byť skupiny signálov priradené k oddielu ako jedna entita, čím sa odstráni potreba rozdeliť skupiny signálov medzi I/O banky. GUI robí správu pinových oddielov v rámci nástroja intuitívnou a jednoduchou.

Priradenie signálu a pinov

Manuálne priradenie stoviek HDL signálov k pinom FPGA pri prísnom dodržiavaní pravidiel dodávateľov FPGA je výzvou pre všetkých. Aby sa tomu zabránilo, optimalizátor I/O poskytuje používateľom intuitívne a grafické rozhranie nabité užitočnými funkciami. Tieto sa pohybujú od automatického priradenia, dohľadu nad štandardmi signálu, priradenia jednoduchým ťahaním a upustením, podporou operácií na súboroch objektov a dynamického filtrovania. Vďaka nim je priradenie signálových pinov jednoduchá operácia. Každá zmena vykonaná v priradení pinov je spravovaná v priebehu palubného toku FPGA a je konzistentná, pretože optimalizátor je medzi tokmi FPGA a PCB a komunikuje všetky zmeny vykonané na oboch stranách.

Automatizované generovanie dielov a symbolov

Samotná povaha zariadení FPGA si vyžaduje odlišný prístup k procesu generovania symbolov. Logika FPGA sa môže počas projektu niekoľkokrát meniť a symboly musia byť v súlade s týmito zmenami. Používatelia majú súbor výkonných funkcií, vďaka ktorým je vytváranie symbolov jednoduché, rýchle a bezchybné a zároveň umožňujú plnú kontrolu nad procesom vytvárania symbolov. V porovnaní s manuálnym vytváraním symbolov sa čas skracuje z hodín alebo dní na minúty.

Plánovanie podlahy

Dôležitou fázou toku návrhu DPS je umiestnenie komponentov a orientácia na samotné usporiadanie dosky. Plánovanie podlahy je možné vykonať pred a počas procesu usporiadania PCB. Dizajnéri majú jasnú výhodu v tom, že sú schopní vykonať zmeny priradenia pinov FPGA priamo od počiatočných fáz projektu.

Odhaľovanie čistej linky

• Priradenia signál-PIN je možné automaticky optimalizovať pri dodržiavaní pravidiel a obmedzení špecifických pre pin. To umožňuje vysoko efektívne odhaľovanie siete, čo má za následok:
• Znížený počet vrstiev
• Minimalizácia problémov s integritou signálu
• Zvýšené časové rozpočty
• Minimalizácia dĺžky stopy na PCB
• Oveľa rýchlejší čas trasy FPGA in situ na palube.

Optimalizátor I/O zaručuje bezchybnú výmenu pinov počas procesu priradenia signálu. Rozhodovanie môže byť vykonané na údajoch rozloženia Xpedition alebo oveľa skôr počas plánovania podlahy. Okrem toho je plne podporovaný medzi kolíkmi, únikmi kolíkov, koncovými stopami a cieľmi trasy.

Viacinštančná FPGA

Vo väčšine prípadov bude mať rovnaké zariadenie FPGA rôzne logické funkcie zdieľané v rámci projektov alebo dokonca zdieľané v rámci jedného projektu. Optimalizátor I/O plne podporuje tieto situácie a to sa vykonáva automaticky počas vývoja projektu. FPGA reprezentované rôznymi funkčnými symbolmi v zostave BOM sú uvedené spolu s kódmi dodávateľa.

Multi-FPGA optimalizácia

Úspešnú optimalizáciu spojení medzi dvoma alebo viacerými zariadeniami FPGA je takmer nemožné vykonať bez tejto najmodernejšej technológie. Optimalizačný algoritmus vyhodnocuje všetky možné kombinácie pripojení, aby sa dosiahlo optimálne prepojenie, čím sa minimalizujú čisté kríže vyplývajúce z počiatočného priradenia, čo umožňuje vyššie miery dokončenia trasy. Optimalizátor I/O FPGA obsahuje štandardne optimalizáciu viacerých FPGA.