Výzvy v digitálnej implementácii
Riadenie zložitosti dizajnu, cieľov výkonu/výkonu/oblasti a času uvedenia na trh sú kľúčovými výzvami v modernom dizajne SoC. Zložitosť pravidiel dizajnu a načasovanie stretnutí robia uzavretie dizajnu náročnejším ako kedykoľvek predtým a vyžaduje zmenu paradigmy v oblasti miesta a trasy.
Dosiahnutie uzavretia KDR
Rozsiahle použitie technológie viacerých vzorov, litografie EUV a buniek so zmiešanou výškou komplikuje umiestnenie a smerovanie. Na efektívne dosiahnutie uzavretia KDR sú potrebné zásadné zmeny v technológii miest a trás.
Poskytovanie konkurencieschopného PPA
Trh chce integrované obvody s najnižším spotrebou energie a najvyšším výkonom. Technológie prelomovej optimalizácie môžu minimalizovať výkon pri dosahovaní načasovania a oblasti cieľov a kontroly nákladov na vývoj.
Skrátenie času uzavretia
Presný odhad načasovania po trase je ťažší ako kedykoľvek predtým so zvýšením odporu drôtu/cez. Vyhnite sa iteráciám, zlepšujte PPA a skráťte čas do uzavretia tým, že vytiahnete detailnú viditeľnosť trasy skôr v priebehu toku.
Place-and-Route is Shaking up Digital IC Design
PowerFirst implementation technology
Reduce total power consumption for power sensitive applications
Detail-Route-Centric synthesis
Realize fast design closure and solve advanced node high wire/via resistivity challenges
Certified by leading foundries
Certified by leading foundries through 4 nm and fast ramping on 3 nm certifications
Predstavujeme Aprisa: Softvérové riešenie miesta a trasy
Platforma Aprisa place-and-route je riešením pre výzvy modernej implementácie digitálnych IC zameraných na detailné trasy.
