Prehľad
Konštrukcia obvodu
Analógový tok návrhu zmiešaného signálu zabezpečujúci zachytenie návrhu, nastavenie simulácie, spustenie a overenie analýzy výsledkov.<br/><br/>
KĽÚČOVÉ VLASTNOSTI
Custom IC Design
S-Edit zvyšuje produktivitu pri manipulácii s najzložitejšími návrhmi IC. Po vytvorení schémy je možné nastaviť požadované analógové zmiešané simulačné behy, spustiť a analyzovať výsledky. Potom je možné použiť schémové rozloženie na riadenie procesu rozloženia.
Zvláda vaše najzložitejšie návrhy na mieru
- Natívne na OpenAccess
- Viacnásobné zobrazenia na bunku na podporu dizajnu analógového zmiešaného signálu vrátane: zobrazení SPICE, schematic, Verilog, Verilog-A, layout, Verilog-AMS, VHDL a VHDL-AMS
- Urýchľuje proces schémy až rozloženia pomocou SDL a ECO
- Podporované viac ako 180 PDK z viac ako 30 zlievární
- Plne skriptovateľné a rozšíriteľné pomocou príkazového jazyka TCL/tk
Plne vybavené schematické prostredie snímania
- Pokročilá podpora polí a zberníc
- Podpora zdedených spojení
- Porovnajte dve schémy a vizuálne zobrazte rozdiely
- Krížová sonda medzi schémou, rozložením a správou Calibre LVS so zvýraznením siete a zariadenia
- Konfigurovateľné schematické kontroly elektrických pravidiel (ERC)
- Integrácia s nástrojmi na kontrolu revízií
- K dispozícii v systéme Linux aj Windows
Nastavenie simulácie, spustenie a zobrazenie výsledkov
- Rýchle zobrazenie stavu simulácie prejdení/zlyhania všetkých simulačných behov
- Späť komentujte výsledky simulácie DC OP a parametre malého signálu striedavého prúdu pre zariadenia priamo do schémy
- Pre rôzne sady simulačnej analýzy alebo simulátorov je možné definovať viacero testovacích stolov
- Jednoduché nastavenie zametania, rohov, Monte Carlo a ďalších analýz
- Sledovanie a agregovanie všetkých simulačných meraní pre projekt
Ste pripravení dnes s niekým hovoriť?
Sme pripravení odpovedať na vaše otázky.
Kontaktujte náš predajný tím 1-800-547-3000