Či už ide o hlboké učenie, počítačové videnie, komunikáciu, video alebo nespočetné množstvo ďalších priestorov, Catapult je viac ako len „C až RTL“. ASIC, FPGA alebo eFPGA s novým kódom/funkčným pokrytím, špičkovým možnosťou napájania v triede a formálnym overením sa dozviete, ako vám to umožňuje robiť viac a robiť to lepšie.
Táto hlavná prednáška skúma, ako sa mení dizajn polovodičov, aby umožnil rýchly vývoj a nasadenie vlastných návrhov SoC optimalizovaných pre aplikácie — od konceptu po prevádzku v životnosti, keď smerujeme k udržateľnej výpočtovej budúcnosti.
Efektívne poskytovanie AI v dnešných systémoch IoT presahuje jednoduchý prenos neurónových sietí v Pythone na okrajové zariadenie. Prispôsobený hardvér vyrobený pomocou syntézy vysokej úrovne odlíši váš systém od konkurencie.
Prijatie HLS pre dizajn čipov je poháňané zvyšujúcou sa zložitosťou dizajnu a overovania a časom na tlak na trhu. HLS umožňuje dizajnérom dostať svoje čipy na trh rýchlejšie skrátením celkového toku dizajnu a overovania.
Kompletné nahrávanie živého seminára, snímky,
Resources a ďalšie!
Prijatie HLS pre dizajn čipov je poháňané zvyšujúcou sa zložitosťou dizajnu a overovania a časom na tlak na trhu. HLS umožňuje dizajnérom dostať svoje čipy na trh rýchlejšie skrátením celkového toku dizajnu a overovania.
Kompletné nahrávanie živého seminára, snímky,
Resources a ďalšie!
Tento seminár využíva urýchľovač AI/ML založený na AXI na demonštráciu toho, ako môže HLS rýchlo prejsť z algoritmu cez dizajn založený na C, analýzu výkonnosti na úrovni systému a komplexné overenie s uzavretím pokrytia RTL.
Kompletné nahrávanie živého seminára, snímky,
Príklady dizajnu, Resources a ďalšie!
