C++/SystemC Synthesis
Komplexný tok HLS využívajúci C++ alebo SystemC ako návrhový vstup a optimálne zacielený na implementácie ASIC, eFPGA alebo FPGA naladené na frekvenčnú a cieľovú technológiu.
Vďaka poprednej podpore C ++ a SystemC ponúka Catapult pokročilé nástroje HLS pre FPGA, eFPGA a ASIC. Catapult urýchli váš úspech pomocou riešení pre vynikajúcu kvalitu výsledkov prostredníctvom fyzického povedomia, optimalizácie odhadov s nízkym výkonom, kontroly dizajnu, vlákniny, formálneho pokrytia a kódu.
enia Catapult High-Level Synthesis poskytujú podporu jazykov C ++ a SystemC, nezávislosť FPGA a ASIC, odhad a optimalizáciu výkonu ASIC plus najnovšiu fyzicky vedomú oblasť Multi-VT a optimalizáciu výkonu na zvýšenie vašich návrhov.
Zistite, ako vám platforma Catapult High-Level Synthesis and Verification umožňuje urobiť viac a robiť to lepšie. Získajte informácie o AI/ML, hlbokom učení, počítačovom videní, komunikácii, videu a ďalších. Nástroje spoločnosti Siemens na vysokej úrovni pre syntézu a overovanie (HLS a HLV) poskytujú konkurenčnú výhodu, ktorú potrebujete.
