High-Level Verification Solutions

Spoločnosť

Siemens poskytuje špičkové produkty a metodiku pre dizajn na vysokej úrovni a poskytuje riešenia vo viacerých bodoch procesu navrhovania. Kontrola návrhu, kódové a funkčné pokrytie a formálne overenie pre kontrolu ekvivalencie C ++ a SystemC.

HLS & HLV nadchádzajúce udalosti Knižnica zdrojov HLS a HLV

Katapult High-Level Verification Solutions

Urýchlite tok overovania na vysokej úrovni (HLV) pomocou známych a dôveryhodných metód pomocou platformy Catapult HLV. Skráťte celkový čas a náklady na overenie SoC až o 80% využitím kontroly dizajnu na vysokej úrovni, pokrytia kódu/funkčného krytia a statických a formálnych metód.

Catapult Coverage

Pokry@@

tie kódu s vedomím HLS vrátane podpory pre príkaz, vetvu, stav, výraz (FEC) a pokrytie prístupu k poľa plus funkčné pokrytie inšpirované systémom SystemVerilog s podporou krytích skupín, krytých bodov, zásobníkov a krížov.

Catapult Formal Verification Tools

Formálne nájdite chyby, nejasnosti a problémy s návrhom problémov alebo chyby obmedzení používateľov na začiatku procesu HLS. Aj pri rozdieloch v časovaní a rozhraniach umožňuje Catapult Formal overovanie a tok uzavretia pokrytia.

SLEC System

S@@

kontrolujte správnosť RTL oproti vašim modelom na vysokej úrovni pomocou SLEC. Umožňuje dôkaz, že špecifikácia a implementácia sú totožné napriek rozdielom v jazyku, načasovaní alebo abstrakcii.

Overovanie na vysokej úrovni

Questa HL-SystemC

Overovanie dizajnu na vysokej úrovni s rozšírením Questa HL-SYC pomáha eliminovať problémy pred syntézou spustením overovania skôr v priebehu toku.