
Návrh urýchľovačov špecifických pre doménu s HLS
Vstavané systémy vyžadujú viac výpočtového výkonu, ako dokážu poskytnúť procesory. Hardvérové urýchľovače ponúkajú riešenie. Táto relácia skúma HLS a mení C ++ na RTL pre ASIC/FPGA s príkladmi v reálnom svete v oblasti ML a spracovania obrazu.
11. marca o 11.00 hod. Zasadnutie 4.4






































