Katapultová syntéza a overovanie na vysokej úrovni

Catapult má najširšie portfólio riešení hardvérového dizajnu pre C ++ a systémovú syntézu vysokej úrovne (HLS). Režim Multi-VT od spoločnosti Catapult s odhadom a optimalizáciou nízkeho výkonu a rad popredných overovacích riešení robia z Catapult HLS viac než len „C až RTL“.

HLS & HLV nadchádzajúce udalosti Knižnica zdrojov HLS a HLV

Katapult High-Level Synthesis Solutions

Rieš@@

enia Catapult High-Level Synthesis poskytujú podporu jazykov C ++ a SystemC, nezávislosť FPGA a ASIC, odhad a optimalizáciu výkonu ASIC plus najnovšiu fyzicky vedomú oblasť Multi-VT a optimalizáciu výkonu na zvýšenie vašich návrhov.

C++/SystemC Synthesis

Komplexný tok HLS využívajúci C++ alebo SystemC ako návrhový vstup a optimálne zacielený na implementácie ASIC, eFPGA alebo FPGA naladené na frekvenčnú a cieľovú technológiu.

Riešenia s nízkym výkonom

Pokiaľ ide o skorý návrh vesmírneho prieskumu, odhad výkonu a optimalizáciu pre nízkovýkonný ASIC RTL, Catapult generuje vysoko efektívny RTL, ktorý je optimalizovaný pomocou našej PowerPro technológia pod kapotou.

Vektorová grafika katapultu s označenými časťami, ako sú „Arm“, „Counterweight“ a „Trigger“.

AI riešenia

Catapult AI vylepšuje HLS pre zrýchlený prieskum dizajnu, kvantizačnú analýzu a predikciu výkonu, výkonu a oblasti.

Katapult High-Level Verification Solutions

Urýchlite tok overovania na vysokej úrovni (HLV) pomocou známych a dôveryhodných metód pomocou platformy Catapult HLV. Skráťte celkový čas a náklady na overenie SoC až o 80% využitím kontroly dizajnu na vysokej úrovni, pokrytia kódu/funkčného krytia a statických a formálnych metód.

Catapult Coverage

Pokry@@

tie kódu s vedomím HLS vrátane podpory pre príkaz, vetvu, stav, výraz (FEC) a pokrytie prístupu k poľa plus funkčné pokrytie inšpirované systémom SystemVerilog s podporou krytích skupín, krytých bodov, zásobníkov a krížov.

Catapult Formal Verification Tools

Formálne nájdite chyby, nejasnosti a problémy s návrhom problémov alebo chyby obmedzení používateľov na začiatku procesu HLS. Aj pri rozdieloch v časovaní a rozhraniach umožňuje Catapult Formal overovanie a tok uzavretia pokrytia.

SLEC System

S@@

kontrolujte správnosť RTL oproti vašim modelom na vysokej úrovni pomocou SLEC. Umožňuje dôkaz, že špecifikácia a implementácia sú totožné napriek rozdielom v jazyku, načasovaní alebo abstrakcii.