Calibre 3DStack

Pri baliacich technológiách, ako je napríklad balenie na úrovni ventilátora (FOWLP), môže byť návrh a proces overovania obalu náročný. Pretože výroba FOWLP prebieha na „úrovni doštičiek“, zahŕňa generovanie masiek, podobne ako výrobný tok SoC. Musia byť zavedené pevné toky návrhu a overovania obalov, aby dizajnéri mohli zabezpečiť výrobnosť FOWLP zlievarňou alebo spoločnosťou OSAT. The Xpedition® Podniková platforma dosky plošných spojov (PCB) poskytuje platformu pre spoločný dizajn a overovanie, ktorá využíva prostredia navrhovania balíkov a nástroje fyzického overovania SoC pre FOWLP. Calibre 3DStack Funkčnosť rozširuje overovanie signoff na úrovni kalibru, aby poskytovala kontrolu KDR a LVS kompletných viacvrstvových systémov vrátane obalov na úrovni doštičiek v akomkoľvek procesnom uzle bez narušenia aktuálnych tokov nástrojov alebo vyžadovania nových formátov údajov.

né overenie návrhov obalov na úrovni ventilátora (FOWLP) vyžaduje integráciu prostredia dizajnu balíkov s nástrojmi na overovanie systému na čipe (SoC), aby sa zabezpečila výrobnosť a výkon balenia Obalenie na úrovni platničky (WLP) umožňuje vyšší tvar a lepší výkon

v porovnaní s dizajnom integrovaných obvodov (IC) systému na čipe (SoC). Aj keď existuje veľa štýlov dizajnu balíkov na úrovni doštičiek, balenie na úrovni doštičiek (FOWLP) je populárnou technológiou validovanou kremíkom. Aby však dizajnéri FOWLP zabezpečili prijateľný výnos a výkon, musia spoločnosti automatizácie elektronického dizajnu (EDA), externé montáže a testovanie polovodičov (OSAT) a zlievárne spolupracovať na vytvorení konzistentných, jednotných, automatizovaných tokov návrhu a fyzického overovania. Spojenie prostredí návrhu balíkov s nástrojmi fyzického overovania SoC zaisťuje zavedenie potrebných platforiem pre spoločný dizajn a overovanie. S vylepšenými konštrukčnými schopnosťami dosiek plošných spojov (PCB) Xpedition Podniková platforma a rozšírená funkcia overovania založená na GDSI platformy Calibre v kombinácii s Calibre 3DStack Navyše, dizajnéri môžu teraz aplikovať kalibrové signoff DRC a LVS overovanie na úrovni kalibru na širokú škálu 2.5D a 3D stohovaných zostáv matríc vrátane FOWLP, aby sa zabezpečila výrobnosť a výkon.