Skip to main content
Táto stránka sa zobrazuje použitím automatického prekladu. Zobraziť namiesto toho v Angličtine?
Technický dokument

Parazitná extrakcia: Riešiteľ na základe pravidiel vs poľný riešiteľ

Zlievarne a predajcovia EDA musia zabezpečiť, aby ich paluby pravidiel PEX poskytovali presnú extrakciu. Dizajnérske spoločnosti musia zabezpečiť presnosť svojho nástroja PEX založeného na pravidlách. Korelácia výsledkov PEX založených na pravidlách s extrakciou riešiteľov v teréne poskytuje referenčné čísla, ktorým môžu dôverovať, pokiaľ správne nastavujú behy, aby zabezpečili porovnanie „jablká s jablkami“.

Osoba stojí pred veľkou obrazovkou zobrazujúcou graf s modrou a červenou čiarou.
Kľúčové vlastnosti

Výkon a presnosť pre všetky návrhy a uzly

Parazitická extrakcia Calibre xRC umožňuje bezproblémové vytváranie sietí a parazitické ladenie v dizajnovom prostredí. Flexibilný dátový model podporuje rôzne dizajnové toky a štýly vrátane analógového, pamäťového, ASIC a zmiešaného signálu. Zlievarenská kvalifikácia pre prakticky všetky procesy a uzly.

Často kladené otázky

Calibre xRC často kladené otázky

Odporúčané zdroje Calibre xRC XrC

Preskúmajte naše odporúčané zdroje alebo navštívte úplnú knižnicu zdrojov Calibre xRC a pozrite si webové semináre na požiadanie, biele knihy a informačné hárky.

Ste pripravení dozvedieť sa viac o Calibre?

Sme pripravení odpovedať na vaše otázky! Kontaktujte náš tím ešte dnes

Zavolajte: 1-800-547-3000

Poradenské služby Calibre

Pomôžeme vám prijať, nasadiť, prispôsobiť a optimalizovať vaše komplexné dizajnové prostredia. Priamy prístup k inžinierstvu a vývoju produktov nám umožňuje využiť hlboké odborné znalosti v oblasti domény a témy.

Centrum podpory

Centrum podpory spoločnosti Siemens vám poskytuje všetko na jednom ľahko použiteľnom mieste -
databáza znalostí, aktualizácie produktov, dokumentácia, prípady podpory, informácie o licencie/objednávke a ďalšie.

Dizajn a výroba kalibru IC

Balík nástrojov Calibre poskytuje presné, efektívne a komplexné overenie a optimalizáciu IC vo všetkých procesných uzloch a štýloch návrhu a zároveň minimalizuje využitie zdrojov a harmonogramy zrážok.