Výzvy v digitálnej implementácii
Riadenie zložitosti dizajnu, cieľov výkonu/výkonu/oblasti a času uvedenia na trh sú kľúčovými výzvami v modernom dizajne SoC. Zložitosť pravidiel dizajnu a načasovanie stretnutí robia uzavretie dizajnu náročnejším ako kedykoľvek predtým a vyžaduje zmenu paradigmy v oblasti miesta a trasy.
Dosiahnutie uzavretia KDR
Rozsiahle použitie technológie viacerých vzorov, litografie EUV a buniek so zmiešanou výškou komplikuje umiestnenie a smerovanie. Na efektívne dosiahnutie uzavretia KDR sú potrebné zásadné zmeny v technológii miest a trás.
Poskytovanie konkurencieschopného PPA
Trh chce integrované obvody s najnižším spotrebou energie a najvyšším výkonom. Technológie prelomovej optimalizácie môžu minimalizovať výkon pri dosahovaní načasovania a oblasti cieľov a kontroly nákladov na vývoj.
Skrátenie času do uzavretia
Presný odhad načasovania po trase je ťažší ako kedykoľvek predtým so zvýšením odporu drôtu/cez. Vyhnite sa iteráciám, zlepšujte PPA a skráťte čas do uzavretia tým, že vytiahnete detailnú viditeľnosť trasy skôr v priebehu toku.
Miesto a trasa otrasuje digitálnym dizajnom IC
Implementačná technológia PowerFirst
Znížte celkovú spotrebu energie pre aplikácie citlivé na energiu
Detailná syntéza zameraná na trasu
Realizujte rýchle zatváranie dizajnu a riešte pokročilé výzvy uzlov s vysokým odporom/pomocou odporu
Certifikované poprednými zlievárňami
Certifikované poprednými zlievárňami prostredníctvom 4 nm a rýchleho rampovania na 3 nm certifikáciách
Predstavujeme Aprisa: Softvérové riešenie miesta a trasy
Aprisa Platforma place-and-route je riešením pre výzvy modernej implementácie digitálnych IC zameraných na detailné trasy.
