Navrhovanie v pokročilých procesných uzloch vyžaduje riadenie rastúcej zložitosti čipu, kratšie harmonogramy a vyššie náklady na vývoj. Aprisaarchitektúra zameraná na detaily na trasu prináša tieto výzvy rýchlejším uzavretím dizajnu a predvídateľnejším PPA pre toky RTL-GDS.
Aprisa digitálna implementácia je riešenie RTL-to-GDS, ktoré ponúka kompletnú syntézu a funkčnosť miesta a trasy pre hierarchické návrhy najvyššej úrovne a implementáciu na úrovni blokov. Jeho korelácia kvality tapeout s nástrojmi signoff, ako pre časovanie STA, ako aj pre DRC, znižuje konštrukčné uzavretie a zaisťuje optimálny výkon, výkon a plochu (PPA).
Aprisa ponúka kompletnú podporu RTL-to-GDS vrátane fyzicky uvedomenej syntézy RTL. Jeho architektúra zameraná na detaily s jednotným hierarchickým dátovým modelom a zdieľanými základnými motormi a vstavanými technológiami AI prinášajú rýchlejšie a predvídateľnejšie zatvorenie PPA a rýchle zvýšenie produktivity.
Aprisa ponúka kompletnú funkčnosť pre hierarchický dizajn najvyššej úrovne a implementáciu na úrovni blokov pre komplexné digitálne návrhy. Jeho architektúra zameraná na detaily, jednotný hierarchický dátový model a zdieľané základné motory umožňujú rýchle ukončenie návrhu a optimálnu kvalitu výsledkov (QoR).
Aprisapodrobná architektúra zameraná na trasu a jednotný hierarchický dátový model umožňujú efektívnu a častú komunikáciu medzi fyzicky uvedomenou syntézou RTL, optimalizáciou umiestnenia, optimalizáciou CTS a podrobným smerovaním pre lepšiu kvalitu výsledkov, znížené iterácie a rýchlejšiu konvergenciu dizajnu.
