Skip to main content
Táto stránka sa zobrazuje použitím automatického prekladu. Zobraziť namiesto toho v Angličtine?
3D ilustrácia dosky plošných spojov s rôznymi komponentmi a drôtmi.
Pokročilý tok dizajnu 3D IC

3D IC dizajn a riešenia balenia

Integrované riešenie obalov IC, ktoré pokrýva všetko od plánovania a prototypovania až po podpisovanie rôznych integračných technológií, ako sú FCBGA, FOWLP, 2.5/3DIC a ďalšie. Naše riešenia 3D IC balenia vám pomôžu prekonať obmedzenia monolitického škálovania.

Obrázok je logo s modrým pozadím a bielym obrysom hlavy osoby s korunou na vrchu.

Ocenené riešenie

Víťaz ceny 3D Incites Technology Enability Award

Čo je 3D IC dizajn?

Priemysel polovodičov urobil za posledných 40 rokov veľké pokroky v technológii ASIC, čo viedlo k lepšiemu výkonu. Ale keď sa Mooreov zákon blíži k svojim limitom, škálovacie zariadenia sú čoraz ťažšie. Zmršťovanie zariadení teraz trvá dlhšie, stojí viac a predstavuje výzvy v oblasti technológií, dizajnu, analýzy a výroby. Vstupuje teda do 3D IC.

Čo riadi 2.5/3D IC?

3D IC je nová dizajnová paradigma poháňaná klesajúcimi návratmi škálovania technológie IC, AKA Mooreov zákon.

Nákladové výnosné alternatívy k monolitickým riešeniam

Medzi alternatívy patrí rozdelenie System-on-Chip (SOC) na menšie podfunkcie alebo komponenty známe ako „čiplety“ alebo „tvrdé IP“ a použitie viacerých matríc na prekonanie obmedzení uložených veľkosťou siete.

Vyššia šírka pásmo/nižší výkon

Dosiahnuté priblížením komponentov pamäte k spracovateľským jednotkám, čím sa zníži vzdialenosť a latencia pri prístupe k údajom. Komponenty môžu byť tiež stohované vertikálne, čo umožňuje kratšie fyzické vzdialenosti medzi nimi.

Heterogénna integrácia

Heterogénna integrácia má niekoľko výhod, vrátane schopnosti kombinovať rôzne procesné a technologické uzly, ako aj schopnosť využiť montážne platformy 2.5D/3D.

3D IC dizajnové riešenia

Naše riešenia 3D IC dizajnu podporujú architektonické plánovanie/analýzu, plánovanie/overovanie fyzického dizajnu, elektrickú analýzu a analýzu spoľahlivosti a testovanie/diagnostickú podporu prostredníctvom odovzdania výroby.

Redakcia Siemens Innovator 3D IC s osobou stojacou pred obrazovkou zobrazujúcou 3D model.

Heterogénna 2.5/3D integrácia

Kompletný systém pre heterogénne systémové plánovanie, ktorý ponúka flexibilné logické vytváranie pre bezproblémové pripojenie od plánovania až po konečný systém LVS. Funkcia plánovania podlahy podporuje škálovanie zložitých heterogénnych návrhov.

Propagačný obrázok pre Aprisa s osobou v obleku a kravate s rozmazaným pozadím.

Implementácia 3D SoIC

Dosiahnite rýchlejšie časy cyklu návrhu a cestu k vypnutiu pomocou smerovateľnosti návrhu a uzavretia PPA počas optimalizácie umiestnenia. Optimalizácia v hierarchii zaisťuje uzatvorenie časovania na najvyššej úrovni. Optimalizované dizajnové špecifikácie poskytujú lepšiu PPA certifikovanú pre pokročilé uzly TSMC.

Diagram znázorňujúci integráciu substrátu so sieťou blockchain.

Implementácia substrátu

Jedna platforma podporuje pokročilý dizajn SIP, čiplet, interpozér kremíka, organických a sklenených substrátov, čím skracuje čas navrhovania pomocou pokročilej metodiky opätovného použitia IP. Konštrukčná kontrola súladu s SI/PI a procesnými pravidlami eliminuje iterácie analýzy a podpisovania.

Osoba stojí pred budovou s veľkým oknom a značkou na vrchu.

Funkčné overenie

Toto riešenie overuje netlist zostavy balíkov oproti „zlatému“ referenčnému zoznamu sietí, aby sa zabezpečila funkčná správnosť. Využíva automatizovaný pracovný postup s formálnym overením, kontroluje všetky prepojenia medzi polovodičovými zariadeniami v priebehu niekoľkých minút, čím sa zaisťuje vysoká presnosť a účinnosť.

Schéma pamäťového rozhrania DDR s hodinovým signálom a dátovými vedeniami.

Elektrická simulácia a odhlásenie

Poháňajte fyzické rozloženie s analýzou v dizajne a elektrickým zámerom. Kombinujte kremíkovo/organickú extrakciu pre simuláciu SI/PI s technologicky presnými modelmi. Zvýšte produktivitu a kvalitu elektrickej energie, od prediktívnej analýzy až po konečné odhlásenie.

3D ilustrácia dosky plošných spojov s rôznymi komponentmi a pripojenými vodičmi.

Mechanický spoločný dizajn

Podporte mechanické predmety v pôdoryse balíka, čo umožňuje, aby sa s akýmkoľvek komponentom zaobchádzalo ako s mechanickým. Mechanické bunky sú zahrnuté do exportu analýzy s obojsmernou podporou pre xPD a NX prostredníctvom knižnice pomocou IDX, čo zabezpečuje bezproblémovú integráciu.

Obrázok zobrazuje stoh kníh s modrým obalom a bielym logom na prednej strane.

Fyzické overenie

Komplexné overenie pre označenie podkladu nezávislého od usporiadania pomocou Calibre. Znižuje iterácie prihlásenia riešením chýb prostredníctvom HyperLynx-Konštrukčné overenie DRC, zvýšenie výťažnosti, výrobnosti a zníženie nákladov a šrotu.

Propagačný obrázok pre Calibre 3D Thermal s termokamerou s červeným svetlom na vrchu.

Tepelná/mechanická simulácia

Tepelné riešenie pokrývajúce tranzistorovú až po systémovú úroveň a váhy od skorého plánovania až po označenie systému, pre podrobnú tepelnú analýzu na úrovni tmavej úrovne s presnými podmienkami balenia a hraníc. Znížte náklady minimalizáciou potreby testovacích čipov a pomáha identifikovať problémy so spoľahlivosťou systému.

Diagram znázorňujúci tok procesu s rôznymi krokmi a spojeniami medzi nimi.

Riadenie životného cyklu produktu

Správa

údajov o knižnici a návrhu špecifických pre eCAD. Zabezpečuje bezpečnosť a vysledovateľnosť údajov WIP s výberom komponentov, distribúciou knižnice a opätovným použitím modelu. Bezproblémová integrácia PLM pre riadenie životného cyklu produktu, koordináciu výroby, požiadavky na nové diely a správu aktív.

Diagram zobrazujúci viacnásobný čip s rôznymi vzájomne prepojenými komponentmi a dráhami.

2.5D/3D návrh na test

Spracujte s viacerými vymierami/čipmi prostredníctvom testovania na úrovni tlakovej a stohovej úrovne, ktoré podporujú štandardy IEEE ako 1838, 1687 a 1149.1. Poskytuje úplný prístup k validácii testu platní v balení a rozširuje 2D DFT na 2.5D/3D pomocou siete Tessent Streaming Scan Network pre bezproblémovú integráciu.

Propagačný obrázok pre Avery s osobou, ktorá drží stoh bielych papierov so smajlíkom na ňom.

Overenie IP pre 3D IC

Odstráňte čas strávený vývojom a údržbou vlastných funkčných modelov zbernice (BFM) alebo overovacích komponentov. Avery Verification IP (VIP) umožňuje tímom System a System-on-Chip (SoC) dosiahnuť dramatické zlepšenie produktivity overovania.

Oznámenie pre tlačovú správu o overení IP spoločnosti Solido s logom a textom.

3D návrh a overovanie IC

Inteligentná vlastná platforma IC Solido, poháňaná patentovanou technológiou podporovanou AI, ponúka špičkové riešenia overovania obvodov navrhnuté tak, aby riešili výzvy 3D IC, spĺňali prísne požiadavky na signál, výkon a tepelnú integritu a urýchlili vývoj.

Obrázok zobrazuje osobu stojacu pred tabuľou s diagramom a textom.

Konštrukcia pre spoľahlivosť

Zabezpečte spoľahlivosť prepojenia a odolnosť ESD pomocou komplexných meraní odporu od bodu k bodu (P2P) a hustoty prúdu (CD) naprieč matricou, interpozitorom a obalom. Zohľadnite rozdiely v procesných uzloch a metodológii ESD s robustným prepojením medzi ochrannými zariadeniami.

Čo pre vás môžu 3D IC dizajnové riešenia urobiť?

Čipeta je navrhnutá s pochopením, že bude spojená s inými čipletmi v balení. Blízkosť a kratšia vzdialenosť prepojenia znamená nižšiu spotrebu energie, ale tiež znamená koordináciu väčšieho počtu premenných, ako je energetická účinnosť, šírka pásma, plocha, latencia a výstup.

Často kladené otázky týkajúce sa našich 3D IC riešení

Prečítajte si viac

Poďme sa porozprávať!

Obráťte sa na otázky alebo komentáre. Sme tu, aby sme pomohli!