all
Návrhové toky
Polovodičové balenie je rozhodujúce pre odvetvia, kde je výkon, šírka pásma a kapacita povinné.
2.5/3D polovodičová heterogénna integrácia
Integrované riešenie polovodičových obalov poháňané kokpitom, ktoré pokrýva všetko od prototypovania/plánovania až po podrobnú implementáciu a signoff pre všetky súčasné a vznikajúce platformy na integráciu substrátov. Naše riešenia vám pomôžu dosiahnuť vaše ciele v oblasti škálovania kremíka a výkonu polovodičov.
Tlačová správa
Spoločnosť Siemens predstavuje Innovator3D IC
Digitálny priemysel Siemens Software oznamuje Innovator3D IC, technológia, ktorá poskytuje rýchly a predvídateľný kokpit pre plánovanie a heterogénnu integráciu ASIC a čipletov pomocou najnovších a najpokročilejších polovodičových balení 2.5D a 3D technológií a substrátov na svete.
Čo poháňa heterogénnu integráciu polovodičov?
Ak chcete napredovať v pokročilej integrácii polovodičov, musíte zvážiť šesť kľúčových pilierov úspechu.
Integrované prototypovanie a plánovanie podlahy na úrovni systému
Heterogénne integrované konštrukcie čiplet/ASIC vyžadujú potrebu včasného plánovania podlah y pre montáž balíkov, ak sa majú dosiahnuť ciele v oblasti výkonu, výkonu, oblasti a nákladov.
Súbežný tímový dizajn
Vzhľadom na zložitosť dnešných vznikajúcich polovodičových balíkov musia dizajnérske tímy využívať viacero kvalifikovaných dizajnérskych zdrojov súčasne a asynchrónne, aby splnili plány a riadili náklady na vývoj.
Kvalita výroby počas celého procesu navrhovania
Rýchlejší prístup na trh si vyžaduje bezproblémovú interoperabilitu medzi kľúčovými procesmi smerovania, ladenia a plnenia kovových plôch, ktoré prinášajú výsledky, ktoré si vyžadujú minimálne čistenie.
Efektívna integrácia pamäte s vysokou šírkou pásma (HBM)
Použitím automatizácie a inteligentnej replikácie dizajnu a IP majú návrhy zamerané na trhy HPC a AI zvýšenú pravdepodobnosť splnenia plánov návrhu a cieľov kvality.
Produktivita a efektívnosť dizajnérov
Vďaka zložitosti dnešných IC balíkov môžu dizajnérske tímy ťažiť z skutočnej vizualizácie a úprav 3D dizajnu.
Podpora projektovej kapacity a výkon
Keďže návrhy s viacerými čipmi a ASIC sa rozširujú do viacmiliónových kolíkových zostáv, je dôležité, aby dizajnérske nástroje zvládli túto kapacitu a zároveň poskytovali produktivitu a použiteľnosť.
Pokročilé najlepšie postupy pre balenie polovodičov
Dnes musia tímy navrhovania polovodičových obalov prijať heterogénnu integráciu pomocou viacerých čipkov/ASIC, aby riešili bod inflekcie vyšších nákladov na polovodiče, nižšieho výťažku a obmedzení veľkosti siete.
Výzvy a riešenia pre polovodičové obaly
Objavte kľúčové výzvy v oblasti polovodičových obalov a preskúmajte inovatívne riešenia na podporu heterogénnej integrácie.
