HyperLynx

Моделирование и симуляция используются для принятия проектных решений путем изучения топологий схем и компоновок и их поведения. Моделирование представляет собой «виртуальный макет», в котором мы можем соединить то, что нам нужно и как мы хотим, чтобы увидеть, как это работает. Мы изменяем дизайн в интерактивном режиме и ремоделируем дизайн, чтобы увидеть эффект компромиссов в дизайне. Моделирование HyperLynx сообщает о ключевых показателях производительности проекта, которые можно сравнить с необходимыми значениями, чтобы определить, пройден проект или нет и в какой степени.

Моделирование проектирования выполняется перед компоновкой платы для определения физических правил проектирования, используемых для размещения и маршрутизации платы. Когда наши инструменты используются для компоновки печатной платы, проектные ограничения, определенные в HyperLynx, автоматически переносятся в компоновку платы. После завершения предпроектного моделирования определяются ожидаемые значения проектной эксплуатационной рентабельности.

Когда дизайн сложный, а границы ограничены, может возникнуть слишком много возможных компромиссов при проектировании, чтобы их можно было исследовать с помощью интерактивного моделирования и симуляции. В HyperLynx есть несколько автоматических оптимизаторов, которые улучшают производительность проектирования на основе определенных показателей производительности. В зависимости от области применения и размера исследуемого проектного пространства используются разные методы. В простых случаях анализ параметров развертки прост в настройке и дает результаты, которые легко интерпретировать. В промежуточных случаях экспертные алгоритмы используются для выбора вариантов проектирования для исследования на основе знаний, специфичных для конкретных приложений. В самых крупных и сложных случаях используются методы обработки поверхности отклика с использованием усовершенствованных алгоритмов, позволяющих автоматически выбирать между правильной выборкой большого проектного пространства и сосредоточением внимания на областях с оптимальной производительностью. Результатом каждого процесса оптимизации является улучшенный набор проектных параметров и правил, которые можно использовать в компоновке печатной платы.

Проверочный анализ и моделирование используются для обеспечения готовности готового проекта к следующему этапу процесса проектирования. HyperLynx выполняет проверку как на уровне схемы, так и на уровне компоновки платы:

• Проверка схемы обеспечивает функциональную и электрическую исправность захваченной схемы. Нет смысла тратить время и усилия на моделирование и моделирование, если компоненты неправильно подключены, сигналы неправильно отключены или устройства используют несовместимые уровни напряжения. Проверка схемы позволяет выявить и исправить эти (и многие другие) проблемы на этапе проектирования.
• Проверка печатной платы после компоновки проверяет ее фактическую компоновку, чтобы убедиться в правильном соблюдении правил проектирования и отсутствии непредвиденных последствий, связанных с окончательной компоновкой. Правила проектирования несовершенны, и часто их невозможно точно соблюдать. HyperLynx использует уникальную методологию «прогрессивной верификации» для поэтапного анализа, каждый из которых является более подробным и точным, чем предыдущий. Этот уникальный процесс позволяет решить как можно больше потенциальных проблем проектирования в кратчайшие сроки, при этом требуется как можно меньше опыта в области пользовательского анализа.

Проверочный анализ не должен дожидаться завершения схемы или макета платы — на самом деле, чем раньше будет выполнен анализ в процессе проектирования, тем лучше. Разделы проекта могут быть проверены и реализованы, чтобы можно было выявлять и устранять проблемы. Раннее обнаружение проблем означает, что другие разделы проекта не затрагиваются, как это часто бывает, когда анализ выполняется только после завершения проекта.

Проверка на основе экспертных правил заменяет традиционную ручную проверку проекта автоматическим сканированием проекта на основе настраиваемых правил. Это позволяет быстро и точно выявлять возможные проблемы в конструкции, хотя не все, что помечено сканером, основанным на правилах, будет проблемой; помеченные предметы необходимо проверять и принимать соответствующие меры. Преимущества проверки, основанной на правилах, заключаются в том, что анализ выполняется быстро, результаты указывают на конкретные области проекта, требующие пересмотра, а выявление проблем происходит гораздо раньше и проще, чем при моделировании и симуляции.

Проверка схемы

Схематический анализ HyperLynx Analysis (HL-SA) обеспечивает логическую и электрическую правильность схем уже в самом начале цикла проектирования. Это предотвращает перенос ошибок в моделирование или компоновку платы, где найти эти проблемы будет сложнее, а также потребуется последующая доработка проекта.

Проверка компоновки печатной платы

HyperLynx DRC (HL-DRC) заменяет традиционный ручной визуальный контроль после компоновки, подверженный ошибкам, быстрым автоматическим анализом, позволяющим выявить проблемы, связанные с аналоговыми сигналами, электромагнитными помехами, целостностью сигналов и питания, упаковкой и проблемами электробезопасности, связанными с соответствием нормативным требованиям. HL-DRC создает подробный список обнаруженных проблем, а также позволяет отображать каждую из них и графически выделять проблемные области.

HyperLynx AMS расширяет стандартный анализ цепей на основе SPICE, включая моделирование и моделирование электромеханических, термических и других областей в более широком системном контексте. Основанная на тех же схемах, что и при компоновке печатных плат, и позволяющая учитывать эффекты компоновки печатной платы при моделировании, HyperLynx AMS предоставляет виртуальную среду для проектирования и анализа схем, которая ускорит процесс проектирования и проверки.

HyperLynx SI DDRx обеспечивает уникальную полнофункциональную верификацию интерфейсов DDR, сочетая моделирование целостности сигнала с временным анализом для проверки всех ограничений целостности сигнала и временных зависимостей между сигналами. HyperLynx выполняет анализ с учетом протоколов JEDEC и специфичных для контроллеров и поддерживает технологии DRAM, включая DDR3/LPDDR3, DDR4/LPDDR4 и DDR5/LPDDR5.

HyperLynx на 1 ГГц позволяет проверить все последовательные ссылки на основе SERDES в ваших проектах, сочетая автоматическое извлечение макетов и трехмерное электромагнитное моделирование с автоматическим протоколом анализа соответствия. HyperLynx может выполнять подробный анализ специфики более 250 различных протоколов и вариантов, обеспечивая самый широкий охват среди всех инструментов EDA. Даже если ваш проект содержит сотни последовательных ссылок, HyperLynx может проанализировать их все и определить, какие из них были приняты, а какие — нет и в каком количестве.

Современные конструкции нуждаются в питании — часто в большом количестве при очень низком напряжении. Высокая мощность и низкое напряжение означают, что импеданс сети электропитания (PDN) должен быть очень низким. HyperLynx анализирует поведение проектной печатной платы как при постоянном, так и в переменном токе, чтобы гарантировать, что компоненты получают необходимое питание при нужном напряжении и на требуемых частотах.

HyperLynx DC Drop анализирует ток в установившемся режиме, чтобы гарантировать, что компоненты получают достаточное напряжение и что ток в силовых плоскостях и силовых переходных отверстиях не превышает безопасных уровней. Избыточная плотность тока может привести к перегреву участков платы и выходу платы из строя.

Разделение связи HyperLynx анализ гарантирует надежное удовлетворение переходных требований к дополнительному току, вызванных поведением микросхемы при переключении. Для удовлетворения этих требований современные PDN используют иерархию развязывающих емкостей; значения компонентов, маршрутизация и размещение имеют решающее значение. HyperLynx моделирует полную структуру PDN, чтобы компоненты получали мощность, необходимую для работы на полной скорости.

Предприятие Z-planner оптимизирует процесс определения требований к штабелированию и документирования этих требований на ранних этапах проектирования, гарантируя, что предварительное моделирование целостности сигнала на этапе компоновки основано на самых точных данных о ламинате с использованием последовательной методологии проектирования стеков.

Z-planner Enterprise улучшает процесс проектирования стеков, предоставляя точный вычислитель в полевых условиях, среду планирования потерь и полную библиотеку диэлектрических материалов — все это легко интегрировано в интуитивно понятную схему обеспечения целостности сигналов. Это позволяет пользователям с самого начала смоделировать максимально точный стек. Моделируйте шероховатость меди с двух сторон, рассчитывайте ширину следов на основе стеклоплетения материала и оптимизируйте последовательное ламинирование.