На этом вебинаре вы узнаете, почему формальная верификация является ключевым фактором успеха в эпоху Next Normal, где успешное использование микросхем с первого раза имеет решающее значение, а обеспечение качества на протяжении всего цикла верификации — крайне важно.

На этом вебинаре мы обсудим следующие методы: базовая абстракция, настройка и оптимизация ограничений, независимость данных и недетерминизм. Эти методы просты в применении и повышают эффективность формального анализа.

На этом вебинаре мы покажем, как, проявив немного знаний в области дизайна и предусмотрительность, вы можете использовать эти два основных метода (DI и ND), чтобы сократить объем формального анализа до нескольких минут, а не часов.

На этом вебинаре мы покажем вам, как использовать стандартный код проверки свойств IEEE (SVA) и готовые формальные инструменты для быстрой и исчерпывающей проверки соответствия данных, передаваемых через DUT, спецификации.

На этом вебинаре вы узнаете, какие типы конструкций DUT обычно вызывают проблемы с формальным анализом, и как применять проверенные временем методы, чтобы безопасно абстрагировать их, чтобы формальная верификация могла быстро завершиться.

На этом вебинаре мы покажем вам, как сформулировать оптимальные ограничения для формального анализа и как намеренно недооценивать или чрезмерно ограничивать анализ, чтобы узнать больше об эффективности этих ограничений.

На этом вебинаре вы узнаете, как верификация внедрения FPGA может ускорить процесс проектирования, сократить количество лабораторных испытаний, обеспечить интенсивную оптимизацию и значительно снизить риски постпроизводства.

Защита оборудования так же важна, как и программное обеспечение от кибератак. На этой сессии будет продемонстрирована ранняя проверка безопасности небольшого модуля интеллектуальной собственности (IP), предназначенного для интеграции микросхем.

На этом вебинаре вы познакомитесь с автоматическими формальными приложениями, которые можно использовать для решения текущих задач проектирования и проверки, которые обычно возникают при разработке проектов ASIC и FPGA.

На этом вебинаре мы покажем, как использовать автоматизированный формальный процесс, позволяющий полностью охватить пространство состояний ваших реестров, тщательно проверять поведение и любое незаконное поведение без необходимости изучать формальные данные.

На этом вебинаре мы подробно рассмотрим формальную методологию, уделив особое внимание основам формального подхода: (A) абстракции, (B) поиску ошибок и созданию доказательств, а также (C) освещению в контексте проверки собственности.

На этом вебинаре вы познакомитесь с тем, как простые в использовании формальные приложения перейдут к первым этапам формальной проверки свойств; расскажете о практической идее исчерпывающей формальной верификации на уровне модулей и перспективах разработки, основанной на свойствах.

На этом вебинаре мы расскажем о комплексной статической и формальной методологии с использованием автоматизированного приложения Questa X-Check, которое позволяет командам разработчиков выявлять причины «X» на ранних этапах процесса проектирования RTL.

На этом вебинаре вы узнаете, как с помощью формального анализа найти и исправить как можно больше функциональных ошибок, что в конечном итоге повысит качество конечного продукта и снизит риск повторных запусков.

На этом вебинаре вы узнаете, почему формальный подход на ранних этапах разработки сокращает общий цикл верификации, поскольку большинство ошибок обнаруживаются и исправляются во время разработки, а не на поздних этапах верификации.