Увеличилось не только количество проверок правил проектирования, но и резко возросло количество типов проверок и операций, что привело к необходимости проводить более быстрые вычисления при сохранении точности и точности.
Плотная иерархическая компоновка, растущая сложность схем и сложные правила литейного производства означают, что запуск и отладка LVS и паразитов для обеспечения предсказуемости схем могут занять много времени и ресурсов.
Возрастающая сложность проектирования и повышенное внимание к надежности на всех уровнях проектирования микросхем, от IP-микросхем до полночиповых микросхем, делают точную и полную проверку вопросов надежности микросхем важной, но сложной задачей.
Оптимизация DFM помогает разработчикам сбалансировать мощность, производительность и площадь с технологичностью, но последовательное применение нескольких стратегий оптимизации часто является сложной и ответственной задачей.
Дизайнеры должны управлять несколькими инструментами проектирования и проверки и перемещаться между ними на протяжении всего процесса проектирования. Вызовы вручную, пользовательский код интерфейса и отсутствие согласованного представления снижают производительность и единообразие.
Мы обеспечиваем самую точную, надежную и эффективную проверку подписи микросхем и оптимизацию DFM в отрасли EDA.
